

بِسْمِ اللَّهِ الرَّحْمَنِ الرَّحِيمِ



پردیس خوارزمی
مهندسی برق گرایش الکترونیک

پایان نامه کارشناسی ارشد

افزایش گستره خطی MOS Varactor با استفاده از اثر بدنه

نگارنده: علی کریمی

استاد راهنما:
دکتر عماد ابراهیمی

شهریور ۱۳۹۵

شماره: ۳، ۲۲۵۲
تاریخ: ۳، ۷، ۹۵
ویرایش:

باسمه تعالی



فرم صورت جلسه دفاع از پایان نامه تحصیلی دوره کارشناسی ارشد

با تأییدات خداوند متعال و با استعانت از حضرت ولی عصر (عج) نتیجه ارزیابی جلسه دفاع از پایان نامه کارشناسی ارشد آقای علی کریمی به شماره دانشجویی ۹۲۳۹۱۰۴ رشته مهندسی برق گرایش الکترونیک تحت عنوان: افزایش گستره خطی MOS Varactor با استفاده از اثر بدنه عددی که در تاریخ ۱۳۹۵/۰۶/۱۶ با حضور هیأت محترم داوران در دانشگاه شاهرود برگزار گردید به شرح ذیل اعلام می گردد:

☐ مردود	☐ دفاع مجدد	☒ قبول (با درجه: بسیار خوب امتیاز ۱۸، ۱۲)
--------------------------------	------------------------------------	---

۲- بسیار خوب (۱۸ - ۱۸/۹۹)


۱- عالی (۱۹ - ۳۰)

۴- قابل قبول (۱۴ - ۱۵/۹۹)

۳- خوب (۱۶ - ۱۷/۹۹)

۵- نمره کمتر از ۱۴ غیر قابل قبول

عضو هیأت داوران	نام و نام خانوادگی	مرتبه علمی	امضاء
۱- اساتید راهنما	دکتر عماد ابراهیمی	استاد	
۲- استاد مشاور			
۳- نماینده شورای تحصیلات تکمیلی	مهندس محسن فرهادی	رئیس	
۴- اسناد ممتحن	دکتر محمد رضا اشرف	استاد	
۵- اسناد ممتحن	دکتر علی فتاح حصاری	استاد	



تشکر و قدردانی:

با تشکر فراوان از استاد ارجمندم، جناب آقای دکتر عماد ابراهیمی که از ابتدا با صبر و حوصله فراوان با تمام وجود مشوق و راهنمای بنده در طول انجام این پایان نامه بودند و با راهنمایی‌های ارزشمند و بی دریغ خود، راه را برای به نتیجه رسیدن این پایان نامه هموار نمودند.

تقدیم به:

روان پاک پدرم که عالمانه با زندگی خود به من آموخت تا چگونه در عرصه زندگی، ایستادگی را تجربه نمایم.

و به مادرم، دریای بی کران فداکاری و عشق که وجودم برایش همه رنج بود و وجودش برایم همه مهر

اقرارنامه

اینجانب علی کریمی دانشجوی دوره کارشناسی ارشد رشته‌ی مهندسی برق-الکترونیک، دانشکده خوارزمی دانشگاه صنعتی شاهرود، نویسنده پایان‌نامه "افزایش گستره خطی MOS Varactor با استفاده از اثر بدنه" تحت راهنمایی آقای دکتر عماد ابراهیمی متعهد می‌شوم:

- تحقیقات در این پایان‌نامه توسط اینجانب انجام شده است و از صحت و اصالت برخوردار است.
- در استفاده از نتایج پژوهش‌های محققان دیگر به مرجع مورد استفاده استناد شده است.
- مطالب مندرج در پایان‌نامه تاکنون توسط خود یا فرد دیگری برای دریافت هیچ نوع مدرک یا امتیازی در هیچ جا ارائه نشده است.
- کلیه حقوق معنوی این اثر متعلق به دانشگاه شاهرود می‌باشد و مقالات مستخرج با نام «دانشگاه صنعتی شاهرود» و یا «Shahrood University» به چاپ خواهد رسید.
- حقوق معنوی تمام افرادی که در به دست آمدن نتایج اصلی پایان‌نامه تأثیرگذار بوده اند در مقالات مستخرج از پایان‌نامه رعایت می‌گردد.
- در کلیه مراحل انجام این پایان‌نامه، در مواردی که از موجود زنده (یا بافتهای آن‌ها) استفاده شده است ضوابط و اصول اخلاقی رعایت شده است.
- در کلیه مراحل انجام این پایان‌نامه، در مواردی که به حوزه اطلاعات شخصی افراد دسترسی یافته یا استفاده شده است اصل رازداری، ضوابط و اصول اخلاق انسانی رعایت شده است.

تاریخ

امضای دانشجو

مالکیت نتایج و حق نشر

- کلیه حقوق معنوی این اثر و محصولات آن (مقالات مستخرج، کتاب، برنامه‌های رایانه ای، نرم افزارها و تجهیزات ساخته شده است) متعلق به دانشگاه صنعتی شاهرود می‌باشد. این مطلب باید به نحو مقتضی در تولیدات علمی مربوطه ذکر شود.
- استفاده از اطلاعات و نتایج موجود در پایان‌نامه بدون ذکر مرجع مجاز نمی‌باشد.

چکیده

یکی از فن‌آوری‌های ساخت مدارات مجتمع، تکنولوژی CMOS است. پیاده‌سازی مدارهای دیجیتال به صورت مجتمع (CMOS IC) معمولاً نیازمند تنها یک لایه Poly-Si است، هر چند در بسیاری از موارد مثلاً برای دست یافتن به خازن‌های خطی در بسیاری از کاربردهای آنالوگ لایه دوم برای ساخت خازن PIP مورد نیاز است و یا برای ساخت خازن MIM دو لایه فلز لازم است، که این عامل باعث افزایش قابل توجه هزینه و مساحت اشغال شده می‌شود. در مقابل ورکتور MOS تنها با یک لایه پالی‌سیلیکون قابل پیاده‌سازی است که چگالی بسیار بزرگی در واحد سطح دارند و قابل کنترل با ولتاژ نیز می‌باشند.

ورکتور MOS به طور گسترده‌ای در مدارهای الکترونیکی مورد استفاده قرار می‌گیرند. مهمترین مشکل در استفاده از ورکتور MOS وابستگی غیرخطی ظرفیت خازن آن به ولتاژ می‌باشد. به بیان دیگر ورکتور MOS رفتار غیر خطی دارد که در اکثر کاربردها، این رفتار غیر خطی کارایی مدارهای آنالوگ را کاهش می‌دهد. از دیگر محدودیت‌های ورکتور MOS، باریک بودن گستره خطی تغییرات خازن بر حسب ولتاژ آن می‌باشد که این امر سبب ایجاد یک شیب تند در مشخصه تغییرات خازن نسبت به ولتاژ کنترل و افزایش حساسیت مدار به نویز می‌شود.

در این پایان نامه ابتدا نمودار ظرفیت خازنی ورکتور MOS بر حسب ولتاژ متغیر توسط شبیه ساز ADS در حالت متداول رسم شده و سپس تمام محدودیت‌های ذکر شده در نمودارها و نتایج بررسی گردید. با استفاده از تکنیک پیشنهادی در این پایان نامه ابتدا مشخصه خطی ورکتور MOS اصلاح گردید سپس نتایج و نمودارهای خروجی رسم و بعد از مقایسه با حالت اول شاهد نتایج بهتری شدیم. در تکنیک پیشنهادی ابتدا بازه‌ای از ولتاژ متغیر گیت که منحنی مشخصه ورکتور در آن دارای رفتار خطی است استخراج شد سپس با اعمال ولتاژ مناسب به بالک در حقیقت ولتاژ آستانه (V_{th}) تغییر و در نتیجه منحنی مشخصه در اثر تغییر، جابه‌جایی پیدا کرد. حال با موازی کردن تعدا مشخصی از ورکتورها که با تغییر ولتاژ بالک، منحنی آنها جابه‌جایی پیدا کرده است عملاً قسمت‌هایی از منحنی هر کدام از ورکتورها که خطی هستند با یکدیگر جمع شده و در نتیجه گستره خطی کل افزایش پیدا کرد. در حالت متداول تغییر مقدار ظرفیت خازن از

0.15 pF تا 0.45 pF در محدوده 0.3 ولتی از ولتاژ متغیر اتفاق افتاد اما در روش پیشنهادی، بازه تغییر ظرفیت خازنی از 0.15 pF تا 0.45 pF به ازای 0.9 V ولت تغییر ولتاژ متغیر اتفاق افتاد که گستره رنج خطی افزایش یافته است.

همانطور که در متون متعدد بیان شده است این افزایش رنج خطی می‌تواند کاربردهای متعددی مانند تنظیم دقیق^۱ در گیرنده مدار مخابراتی و همچنین کاهش بهره VCO برای بهبود نویز فاز نوسان‌ساز داشته باشد. بنابراین در انتها ورکتور MOS خطی شده پیشنهادی را در یک LC-VCO به کار گرفته و عملکرد نویز فاز آن را مورد بررسی قرار دادیم که همانطور که انتظار می‌رفت نویز فاز 19dBc کاهش یافت که بهبود قابل ملاحظه‌ای بود.

واژه‌های کلیدی: بازه تغییرات خطی ورکتور، بهره VCO، تنظیم ریز، نوسان‌ساز LC، نویز فاز، ورکتور MOS،

فهرست مطالب

عنوان	صفحه
فهرست شکل‌ها.....	ک
فهرست جدول‌ها.....	م
فصل ۱- پیش گفتار.....	۱
۱-۱ مقدمه.....	۲
۲-۱ انگیزه این پژوهش.....	۳
۳-۱ نحوه تقسیم بندی پایان نامه	۴
فصل ۲- مروری بر ورکتورها، نوسان‌سازها، نویز فاز و PLL.....	۷
۱-۲ مقدمه	۸
۲-۲ انواع خازن در تکنولوژی CMOS	۹
۱-۲-۲ خازن MIM و MOM	۹
۲-۲-۲ خازن PIP.....	۱۰
۳-۲-۲ خازن MOS.....	۱۰
۳-۲ خازن‌های متغیر.....	۱۲
۴-۲ نوسان‌سازها.....	۱۵
۱-۴-۲ قواعد پایه‌ای.....	۱۷
۲-۴-۲ دیدگاه تک دهانه‌ای.....	۱۸
۵-۲ نویز فاز.....	۲۱
۶-۲ حلقه قفل فاز.....	۲۳
فصل ۳- مروری بر کارهای گذشته.....	۲۵
۱-۳ مقدمه.....	۲۶

۲۷.....	۳-۲ دیود و رکتور.....
۲۸.....	۳-۳ رکتور MOS.....
۳۲.....	۳-۴ استفاده از A-MOS در یک نوسان ساز LC.....
۳۳.....	۳-۵ بهبود خروجی و رکتورهای MOS.....
۳۸.....	۳-۶ ساختارهای معمول در VCO.....
۳۸.....	۳-۷ ساختارهای مختلف LC - VCO.....
۳۸.....	۳-۷-۱ gm مقاومت منفی.....
۴۰.....	۳-۷-۲ Colpits.....
۴۱.....	۳-۷-۳ Hartly.....
۴۱.....	۳-۸ نویز فاز.....
۴۳.....	۳-۹ کاهش بهره VCO و تاثیر آن در کاهش نویز فاز.....
۴۹.....	فصل ۴- تکنیک پیشنهادی و شبیه سازی ها.....
۵۰.....	۴-۱ مقدمه.....
۵۰.....	۴-۲ بررسی و رسم منحنی مشخصه و رکتور MOS در حالت متداول.....
۵۳.....	۴-۳ تکنیک پیشنهادی: افزایش گستره خطی و رکتور MOS.....
۵۹.....	۴-۴ و رکتور MOS اصلاح شده برای نوع PMOS.....
۶۲.....	۴-۵ بررسی عملکرد و رکتور MOS متداول و اصلاح شده در یک VCO.....
۶۲.....	۴-۵-۱ نوسان ساز با و رکتور MOS متداول.....
۶۵.....	۴-۵-۲ نوسان ساز با و رکتور MOS اصلاح شده.....
۶۹.....	فصل ۵- نتیجه گیری و پیشنهادها.....
۷۳.....	پیوست.....
۷۷.....	منابع.....

فهرست اشکال

عنوان	صفحه
شکل (۱-۲) شماتیک یک خازن MIM [۲].....	۱۰
شکل (۲-۲) ساختار یک خازن MOS.....	۱۱
شکل (۳-۲) خازن متغیر پیوند pn [۶].....	۱۳
شکل (۴-۲) تغییرات خازن گیت با V_{GS} [۵].....	۱۴
شکل (۵-۲) حالت‌های مختلف خازن متغیر MOS [۵].....	۱۴
شکل (۶-۲) نمونه‌ای از مدارات نوسان‌ساز حلقوی.....	۱۷
شکل (۷-۲) سیستم پس‌خورد منفی.....	۱۸
شکل (۸-۲) پاسخ یک تانک ایده آل به یک ورودی ضربه.....	۱۹
شکل (۹-۲) تقویت کننده تنظیم شده با پاسخ فرکانسی [۱۲].....	۲۰
شکل (۱۰-۲) اتصال زنجیره ای دو تقویت کننده تنظیم شده در حلقه پس‌خورد [۱۲].....	۲۱
شکل (۱۱-۲) شکل موج‌های خروجی برای یک نوسان‌ساز ایده آل و با نویز فاز [۵].....	۲۲
شکل (۱۲-۲) طیف فرکانس خروجی یک نوسان‌ساز.....	۲۳
شکل (۱۳-۲) یک PLL ساده [۵ و ۱۴].....	۲۴
شکل (۱-۳) یک نوسان‌ساز LC که در تانک نوسان‌ساز از دیود ورکتور استفاده شده است [۱۵].....	۲۷
شکل (۲-۳) یک PMOS با اتصال پایه‌های درین، سورس و بالک به یکدیگر [۱۷].....	۲۹
شکل (۳-۳) منحنی مشخصه خازن بر حسب ولتاژ در ساختار شکل (۲-۳) [۱۷].....	۲۹
شکل (۴-۳) یک ورکتور با بایاس متفاوت برای کار در ناحیه وارونگی [۱۶].....	۳۰
شکل (۵-۳) منحنی مشخصه خازن بر حسب ولتاژ ساختار شکل (۴-۳) [۱۶].....	۳۰
شکل (۶-۳) استفاده از خازن MOS در ناحیه تجمع (A-MOS) [۱۷].....	۳۱

- شکل (۷-۳) منحنی مشخصه خازن بر حسب ولتاژ ساختار A-MOS [۱۷]..... ۳۱
- شکل (۸-۳) خروجی یک VCO با استفاده از A-MOS [۱۸]..... ۳۳
- شکل (۹-۳) منحنی مقدار تغییرات یک خازن 1pF را در بازه صفر تا یک ولت [۲۰]..... ۳۴
- شکل (۱۰-۳) بایاس خازن MOS در حالت موازی و سری [۲۳]..... ۳۶
- شکل (۱۱-۳) نویسان ساز LC با استفاده از ورکتور MOS [۲۴]..... ۳۷
- شکل (۱۲-۳) گستره خطی رنج فرکانس خروجی..... ۳۷
- شکل (۱۳-۳) ترکیب Ring VCO..... ۳۸
- شکل (۱۴-۳) ترکیب LC VCO..... ۳۹
- شکل (۱۵-۳) یک LC-VCO ساده..... ۳۹
- شکل (۱۶-۳) نمونه‌ای از یک Colpitss VCO [۲۵]..... ۴۰
- شکل (۱۷-۳) نمونه‌ای از یک Hartiy VCO [۲۵]..... ۴۰
- شکل (۱۸-۳) بلوک دیاگرام ساده شده CCO [۲۶]..... ۴۲
- شکل (۱۹-۳) مشخصه VCO [۵]..... ۴۳
- شکل (۲۰-۳) یک VCO با بانک خازنی و ورکتور [۲۷]..... ۴۵
- شکل (۲۱-۳) مدل حوزه فاز PLL نوع یک..... ۴۶
- شکل (۲۲-۳۲) نمودار بود یک PLL [۵]..... ۴۷
- شکل (۱-۴) یک ورکتور MOS با بایاس حالت S=B=D..... ۵۱
- شکل (۲-۴) منحنی مقدار ظرفیت خازن بر حسب ولتاژ، با بایاس حالت S=D=B..... ۵۱
- شکل (۳-۴) بایاس ورکتور MOS در حالت وارونگی..... ۵۲
- شکل (۴-۴) منحنی مشخصه C-V ورکتور MOS در ناحیه وارونگی..... ۵۲
- شکل (۵-۴) منحنی مشخصه ورکتور MOS در ناحیه وارونگی برای دو مقدار ولتاژ بالک..... ۵۵
- شکل (۶-۴) مدار بایاس یک ورکتور..... ۵۶

- شکل (۷-۴) منحنی مشخصه های مربوط به ورکتورهای جدول (۳-۴)..... ۵۷
- شکل (۸-۴) ساختار کلی مدار با چندین ورکتور MOS اصلاح شده..... ۵۷
- شکل (۹-۴) منحنی مقدار ظرفیت خازن بر حسب ولتاژ متغیر با ورکتور اصلاح شده..... ۵۸
- شکل (۱۰-۴) منحنی ورکتور MOS نوع PMOS..... ۶۰
- شکل (۱۱-۴) منحنی ورکتور MOS اصلاح شده نوع PMOS..... ۶۰
- شکل (۱۲-۲) منحنی ورکتور MOS اصلاح شده نوع PMOS با ۷ ورکتور موازی..... ۶۱
- شکل (۱۳-۴) مشخصه VCO..... ۶۲
- شکل (۱۴-۴) مدار یک LC-VCO ساده..... ۶۳
- شکل (۱۵-۴) منحنی مشخصه فرکانس خروجی نوسان ساز با ورکتور حالت متداول..... ۶۴
- شکل (۱۶-۴) منحنی نویز فاز..... ۶۴
- شکل (۱۷-۴) منحنی مشخصه فرکانس خروجی نوسان ساز شکل (۱۶-۴)..... ۶۵
- شکل (۱۸-۴) منحنی نویز فاز..... ۶۶
- شکل (۱-۵) مدار بایاس یک ورکتور MOS برای محاسبه خازن..... ۷۴
- شکل (۲-۵) نمودار مقدار ظرفیت خازن بر حسب مقادیر ولتاژ شکل (۱-۵)..... ۷۵
- شکل (۳-۵) نمودار مقدار فرکانس خروجی بر حسب ولتاژ متغیر..... ۷۶

جدول (۱-۳) گستره تنظیم فرکانس یک VCO برای دیود ورکتور، I-MOS و A-MOS.....	۳۲
جدول (۲-۳) بررسی ساختار Ring و LC.....	۳۸
جدول (۱-۴) مقادیر متناسب با منحنی مشخصه شکل (۷-۴).....	۵۴
جدول (۲-۴) مقادیر ولتاژهای بدنه برای شکل (۸-۴).....	۵۸
جدول (۳-۴) جدول مقادیر ولتاژ بدنه برای گستره 0.7 V در نوع PMOS.....	۶۱
جدول (۴-۴) مقادیر المان‌های شکل (۱۳-۴).....	۶۳
جدول (۵-۴) مقادیر المان‌های شکل (۱۷-۴).....	۶۵
جدول (۶-۴) مقایسه ضریب شایستگی چند نوسان‌ساز با کار این پایان نامه.....	۶۸

فصل ۱:

پیش‌گفتار

فناوری اکسید فلز نیمه هادی مکمل (CMOS^۱) یک فناوری برجسته در صنعت جهانی مدارهای مجتمع (IC) است و به عنوان محصولاتی با اتلاف توان کم و چگالی زیاد و وسیله سوییچ کنندگی نسبتاً ایده آل شناخته شده است. از آنجا که تقریباً بیشتر المان‌های مورد نیاز، برای طراحی مدار، در این تکنولوژی قابل پیاده سازی است و از طرفی امکان مجتمع سازی وجود دارد، گرایش صنعت الکترونیک به این تکنولوژی زیاد شده است و روز به روز در حال پیشرفت است.

ساخت تراشه‌ها در تکنولوژی CMOS بر روی ویفرها انجام می‌شود. ویفرها تقریباً نیم میلی‌متر ضخامت دارند و کاملاً مسطح و صیقلی‌اند. تعداد تراشه‌های پردازش شده در هر ویفر، هم به اندازه ویفر و هم به پیچیدگی مدار بستگی دارد و در مواردی بالغ بر ۵۰۰ تراشه در ویفر جای می‌گردد. با رو به جلو رفتن و نیاز به مدارات پیشرفته‌تر نیاز به تعداد المان‌های بکار رفته در یک تراشه هم زیادتر می‌شود. از این رو کوچک‌سازی و استفاده بهینه از المان‌های قابل ساخت و موجود در این فناوری بسیار با اهمیت است. کوچک‌سازی برای ساخت ترانزیستور به حد نانومتر رسیده است اما کوچک سازی برای المان‌های دیگر مانند سلف یا خازن امکان پذیر نمی‌باشد که نیاز به اشغال فضای کمتر در مقابل پیشرفت مدارات و افزایش تعداد المان‌ها را جواب گو باشد. یکی از این المان‌ها که در طول پایان نامه مفصل در مورد آن بحث شده است، خازن‌ها می‌باشند. تکنیک‌های متفاوتی برای ساخت کوچکترین خازن با بالاترین کیفیت مطرح شده است، اما از حد مشخصی به بعد امکان کوچکتر کردن به خاطر کم شدن مقدار ظرفیت امکان پذیر نیست، لذا مسئله بهبود و بهینه کردن خازن با تکنیک‌های موجود بیشتر مد نظر پژوهشگران است.

در تکنولوژی CMOS هر تراشه متشکل از چندین لایه گوناگون است که هر یک طی فرآیند خاصی روی لایه‌های دیگر و روی یک ویفر سیلکونی تشکیل می‌شود تا بتوان در نهایت المان‌ها را ساخت.

^۱ Complementary Metal-Oxide-Semiconductor

ساخت خازن نیازمند چندین لایه است که بسته به نوع استفاده از لایه‌های موجود سه نوع خازن MIM یا MOM، PIP و MOS در تکنولوژی CMOS قابل پیاده سازی است. اولین نوع یعنی خازن MIM از دو لایه فلز و یک لایه نازک اکسید ساخته می‌شود. این خازن دارای کیفیت خوب است و معایبی مانند ضریب دمایی بالا، شکست در مقابل ولتاژ و حساسیت نسبت به تغییرات ولتاژ را ندارد. نوع دوم، یعنی خازن‌های PIP همانند MIM از اکسید به عنوان دی‌الکتریک در آن استفاده شده است و برای دو جوشن به جای دو لایه فلز از دو لایه پالی سیلیکون استفاده شده است. مزایای آن خطی بودن، عدم وابستگی مقدار ظرفیت خازن نسبت به ولتاژ، و ضریب دمایی پایین است و در مقابل معایبی مانند هزینه بالای ساخت به دلیل نیاز به ماسک‌های متعدد وجود دارد [۲].

خازن MOS سومین نوع خازن قابل پیاده سازی در تکنولوژی CMOS است که علاوه بر اینکه نیاز به لایه اضافی برای ساخت ندارد دارای چگالی بالا در واحد سطح نیز می‌باشد. در حالت معمول اگر پایه درین و سورس و بالک یک ترانزیستور MOS را بهم متصل کنیم و به عنوان یک گره خازن و پایه گیت ترانزیستور را گره دوم در نظر بگیریم بین زیر لایه و گیت ظرفیت خازنی به وجود می‌آید که اکسید زیر پایه گیت به عنوان دی‌الکتریک عمل می‌کند. در عمل می‌توان از این نوع خازن به دو صورت ثابت و متغیر استفاده کرد که در نوع ثابت بر خلاف داشتن چگالی بالا، به دلیل تغییرات زیاد مقدار ظرفیت، نسبت به تغییرات ولتاژ دو سر خازن مورد توجه نیست. کاربرد دوم خازن MOS که متغیر با ولتاژ بودن آن است به ورکتور MOS معروف است که به دلیل راحتی ساخت، نیاز زیاد در مدارات متنوع و چگالی بالا بیشتر مورد علاقه قرار گرفته است [۴].

۱-۲- انگیزه پژوهش

همانطور که گفته شد ورکتور MOS یکی از المان‌های قابل ساخت در تکنولوژی CMOS است که به دلیل مزایایی که دارد مورد توجه زیادی قرار گرفته است. امروزه در مدارهای مخابراتی یا هر مدار دیگر که نیاز به کنترل ظرفیت خازن و متناسب با آن کنترل فرکانس یا پارامتر دیگر باشد گرایش به استفاده

از ورکتورها است. ورکتور MOS در کنار تمام مزایایی که گفته شد دارای منحنی غیر یکنوا و غیر خطی است که دلیل این عدم خطی و یکنوایی بودن تغییر ناحیه کاری بین سه ناحیه، انباشتگی، وارونگی و تخلیه است. هر دو عیب غیر خطی و یکنوایی بودن در طراحی‌ها مشکل ساز هستند. از طرفی قابلیت بالا یعنی چگالی بالا در واحد سطح و پیاده سازی راحت در حالت مجتمع، این المان در مداراتی مانند نوسان‌سازها یا فیلترهای قابل تنظیم باعث شده است که راهکارهای متعددی برای رفع دو مشکل بالا پیشنهاد شود. تا کنون پژوهش‌ها و مقالات متعددی در این زمینه کار کرده اند که در نهایت توانسته اند به رفتار یکنواخت و نزدیک به خطی دست پیدا کنند [۱۶]

در کارهای گذشته استفاده از محدوده خطی ناحیه انباشتگی بیشتر مد نظر بوده است اما در این ناحیه رفتار ورکتور MOS کاملاً خطی نیست. از طرفی ناحیه وارونگی دارای منحنی خطی‌تر، ولی دارای شیب تند است یا به عبارتی گستره تنظیم مقدار مشخصی از خازن در محدوده کوچکی قرار دارد. در این پایان‌نامه هدف، افزایش گستره خطی ورکتور MOS است. با به کار بردن تکنیک پیشنهادی، یعنی افزایش گستره خطی با مواری کردن تعداد مشخصی ورکتور، این گستره در ناحیه وارونگی افزایش می‌یابد. با افزایش گستره، شیب منحنی کم می‌شود که اثر مثبت خود را در کم شدن بهره نوسان‌سازها نشان می‌دهد با کم شدن بهره نوسان‌ساز، نویز فاز بهبود می‌یابد یا در مدارات حلقه قفل فاز باعث پایداری حلقه می‌شود.

۱-۳- نحوه تقسیم بندی پایان نامه

در فصل دوم به توضیح مختصر در مورد انواع خازن‌های قابل ساخت در تکنولوژی CMOS، نوسان‌سازها، نویز فاز و PLL پرداخته شده است. در ابتدا به انواع خازن‌های موجود در تکنولوژی CMOS پرداخته شده است و معایب و مزایای هر کدام توضیح داده شده است سپس ورکتور MOS معرفی شده است و انواع نوسان‌سازها را به دلیل اینکه، ورکتور MOS در آن استفاده زیادی دارد و بهبود ورکتور باعث بهبود

مدار نوسان ساز می شود معرفی شده است. در نهایت در مورد نویز فاز و مدار PLL توضیح مختصری داده شده است و در ادامه اثر مثبت کاهش بهره در هر دو آن ها مفصلاً بحث شده است.

فصل سوم به کارهای و مقالات گذشته اشاره کرده است. در این فصل ابتدا چندین پژوهش و روش های پیشنهادی بهبود ورکتور MOS معرفی شده است سپس مدارهایی که با به کار بردن ورکتور MOS، بهبود در پارامترهای آن حاصل شده است مورد بررسی قرار گرفته شده است.

فصل چهارم به نتایج شبیه سازی ها دو ورکتور MOS متداول و ورکتور MOS پیشنهادی پرداخته شده است. در نهایت هر دو ورکتور در یک مدار نوسان ساز یکسان مورد استفاده قرار گرفته شده سپس نمودار فرکانس بر حسب ولتاژ و نویز فاز برای هر دو مدار رسم و مورد مقایسه قرار گرفته است که نتایج بهبود یافته با حالت متداول و چندین مقاله و کار گذشته مقایسه شده است. در فصل پنجم به بیان نتیجه و بهبودهای حاصل شده پرداخته شده است.

در انتها دو تکنیک برای رسم نمودار ظرفیت ورکتور MOS بر حسب ولتاژ و رسم نمودار فرکانس نوسان ساز بر حسب ولتاژ در شبیه ساز ADS در ضمیمه بیان شده است که به صورت پیش فرض امکان مستقیمی برای آن در نرم افزار در نظر گرفته نشده است.

فصل ۲:

مروری بر ورکتورها، نوسان‌سازها، نویز فاز
و حلقه قفل فاز

۲-۱- مقدمه

فناوری اکسید فلز نیمه هادی مکمل یا CMOS یک فناوری برجسته در صنعت جهانی مدارهای مجتمع (IC) است و به عنوان محصولاتی با اتلاف توان کم و چگالی زیاد و وسیله سوییچ کنندگی نسبتاً ایده آل شناخته شده است.

این ویژگیها سبب شده که این مدارها دارای محاسن متمایزی نسبت به دیگر فناوریها باشند. افزون بر این با اضافه کردن ترانزیستورهای دو قطبی^۱ می‌توان نیم مدارها را به سوی فرآیند BiCMOS سوق دهیم. فناوری CMOS نخستین بار توسط لیلنفیلد^۲ در اوایل سال ۱۹۲۵ به کار گرفته شد که بعدها با نام ترانزیستور اثرمیدان^۳ شناخته شد. سپس نسخه بهبود یافته‌ای شبیه به فناوری CMOS موجود در سال ۱۹۳۵ توسط اسکار هیل^۴ پیشنهاد شد.

در ۱۵ سال گذشته، پیشرفتهای سریعی در حوزه میکروالکترونیک پدید آمده است. هتراشه متشکل از چندین لایه گوناگون است که هر یک طی فرآیند خاصی روی لایه‌های دیگر و روی یک ویفر سیلیکونی تشکیل می‌شود. این ویفرها تقریباً ۰/۵ میلی متر ضخامت دارند و کاملاً مسطح و صیقلی اند. تعداد تراشه‌های پردازش شده در هر ویفر، هم به اندازه ویفر و هم به پیچیدگی مدار بستگی دارد و در مواردی بالغ بر ۵۰۰ تراشه در ویفر جای می‌گیرد. ویفرها در دسته‌های ۵۰ تا ۳۰۰ تایی در یک زمان پردازش می‌شوند لیکن ممکن است چندین هفته برای تکمیل هر دسته، بسته به پیچیدگی و ریزه کاری‌های طراحی، به طول انجامد. گام مشخص بعدی، اعمال فناوری CMOS به مدارهای آنالوگ و دیجیتال بود. هزینه کم ساخت و قرار دادن هم‌زمان مدارهای آنالوگ و دیجیتال در هر تراشه، هزینه‌های بسته بندی فناوری CMOS را کاهش داده است.

^۱ Bipolar

^۲ J. Lilienfeld

^۳ Field effect

^۴ Oscar Heil


در تکنولوژی CMOS امکان ساخت انواع المان‌ها مانند ترانزیستور، خازن و مقاومت و... وجود دارد که بحث این پایان‌نامه بر روی خازن‌ها می‌باشد خازن یکی از المان‌های اساسی و غیرقابل حذف در مدارت مجتمع است. از آنجا که خازن‌ها همیشه سطح قابل توجهی از مساحت را اشغال می‌کنند. انتخاب تکنیک مناسب برای کیفیت بهتر و سطح اشغالی کمتر مد نظر طراحان بوده است. سه نوع خازن که در تکنولوژی CMOS وجود دارد هر کدام در قسمت بعد توضیح داده شده است. سپس خازن متغیر با ولتاژ که به خازن ورکتور معروف است و دو مدار نوسان‌ساز و PLL توضیح داده شده است. لازم به ذکر است که در این فصل هدف، توضیح و معرفی مختصر چند المان و مدار استفاده شده در طول پایان‌نامه است.

۲-۲- انواع خازن در تکنولوژی CMOS

۲-۲-۱ خازن MIM و MOM

خازن‌ها از دو صفحه هادی که بین آنها ماده عایقی قرار گرفته است تشکیل می‌شوند. در خازن‌های MIM و MOM دو صفحه هادی، از فلز ساخته شده است و برای عایق قرار گرفته، میان دو صفحه، در خازن MOM از اکسید با کیفیت عالی و در خازن MIM از عایق به جای اکسید استفاده شده است. در این نوع از خازن‌ها به دلیل اینکه اکسید می‌تواند بسیار یکنواخت و با کیفیت باشد خازن دارای کیفیت خوبی است و از طرفی معایبی مانند غیر خطی بودن، ضریب دمایی بالا، شکست در مقابل ولتاژ و حساسیت نسبت به تغییرات ولتاژ که در انواع خازن‌ها وجود دارد را ندارد. در مقابل با توجه به نیاز دو لایه فلز یا دو لایه Poly-si و افزایش تعداد ماسک‌ها در فرآیند ساخت و همچنین چگالی نسبتاً پایین این خازن‌ها، هزینه و قیمت ساخت این خازن‌ها زیاد بوده و تا حد امکان سعی بر کاهش تعداد خازن‌های

مورد نیاز MIM در مدار است. در شکل (۱-۱) شماتیک یک خازن MIM نمایش داده شده است [۳-۱].




شکل (۱-۲) شماتیک یک خازن MIM [۲].

۲-۲-۲ خازن PIP

ساخت خازن PIP مانند خازن MIM می باشد. در این نوع خازن برای دو جوشن خازن از پالی استفاده شده است. محاسنی که برای MIM توضیح داده شد، مانند خطی بودن، ضریب دمایی پایین، عدم شکست در مقابل ولتاژ و حساسیت پایین نسبت به تغییرات ولتاژ، برای خازن PIP هم صادق است. از معایب این خازن، مانند خازن MIM، افزایش تعداد ماسک‌ها در فرآیند ساخت و همچنین چگالی نسبتاً پایین این خازن‌ها در نتیجه افزایش هزینه و قیمت ساخت این خازن‌ها است.

۲-۲-۳ خازن MOS

یکی دیگر از خازن‌های قابل ساخت در تکنولوژی CMOS، خازن‌های MOS هستند. برای ساخت خازن MOS مطابق شکل (۲-۲) اگر پایه گیت را به عنوان یک پایه خازن و به طور مشترک پایه‌های بالک، درین و سورس را به عنوان پایه دوم خازن استفاده شود بین زیر لایه و گیت حالت خازنی به وجود می آید که اکسید بین پایه گیت و بستر به عنوان عایق دی الکتریک خازن محسوب می شود. فرمول (۱-۲) مقدار خازن بدست آمده را نشان می دهد.



شکل (۲-۲) ساختار یک خازن MOS.

$$C_{gate} = \frac{1}{\frac{1}{C_{ox}} + \frac{1}{C_j}} \quad (۱-۲)$$

که در آن C_j خازن پیوند و C_{ox} خازن اکسید می‌باشد.

خازن‌های MOS بیشترین چگالی را در مدارهای مجتمع دارند، چون در فرآیندهای CMOS، چگالی C_{ox} از دیگر خازن‌ها بزرگتر است [۵۴].

تا این قسمت هر چه بیان شد استفاده از خازن ساختار MOS برای مصارفی بود که نیاز به ظرفیت خازنی غیر متغیر بود که خود دو عیب بزرگ داشت، اول اینکه در فرکانس‌های بالا کیفیت خازن افت کرده و مطلوب نیست و دوم، مقدار ظرفیت خازنی وابسته به ولتاژ اعمالی بین دو پایه است که علاوه بر تغییرات بسیار زیاد مقدار ظرفیت خازنی، رابطه غیر خطی مقدار ظرفیت نسبت به ولتاژ اعمالی نیز مشکل‌ساز و بسیار مهم است.

می‌توان این تغییر مقدار ظرفیت خازنی نسبت به ولتاژ را به عنوان یک مزیت هم برای خازن MOS در نظر گرفت. اصطلاحاً از این رفتار به عنوان خازن متغیر با ولتاژ استفاده می‌شود که به آن ورکتور MOS

گفته می‌شود. و رکتور MOS ها یک عیب بزرگ دارد و آن هم غیر خطی بودن تغییرات خازن نسبت به ولتاژ اعمالی است و یا به عبارتی کوچک بودن ناحیه خطی تغییرات آن است. بحث اصلی پایان نامه هم استفاده از ناحیه خطی و رکتور MOS و افزایش ناحیه خطی است که در ادامه توضیح داد خواهد شد.

۳-۲- خازن‌های متغیر

همانطور که در فصل بعد توضیح داده خواهد شد، «خازن‌های متغیر»^۱ عناصر ضروری در VCO های سلفی-خازنی می‌باشند. همچنین خازن‌های متغیر را می‌توان برای تنظیم فرکانس تشدید تقویت‌کنند-های باند باریک نیز استفاده کرد.

یک خازن متغیر در حقیقت یک خازن وابسته به ولتاژ است. دو مشخصه خازن‌های متغیر در طراحی نوسان ساز بسیار مهم خواهند بود: (۱) محدوده ظرفیت خازنی، به عبارت دیگر نسبت حداکثر و حداقل ظرفیت خازنی نسبت به ولتاژ کنترل که خازن متغیر می‌تواند فراهم کند و (۲) ضریب کیفیت خازن متغیر که توسط مقاومت‌های سری پارازیتی داخلی ساختار محدود می‌شود. جالب توجه آن‌که، این دو پارامتر در بعضی حالت‌ها با یکدیگر تقابل دارند.


در نسل‌های قدیمی تر IC های RF، خازن متغیر به صورت پیوند pn بایاس معکوس پیاده‌سازی می‌شدند. همانطور که در شکل (۳-۲) به عنوان یک مثال شرح داده شده است، بستر P، آند و اتصال N کاتد را ایجاد می‌کند. در بایاس مستقیم مدار شکل (۳-۲) مانند یک دیود معمولی عمل می‌کند و در بایاس معکوس متناسب با ولتاژ اعمالی به دوسر پلاریته آن، ظرفیت خازنی از خود نشان می‌دهد.

در بایاس معکوس V_D ، خازن پیوند (C_j) توسط معادله زیر به دست می‌آید:

^۱Varactor

(۲-۲)

$$C_j = \frac{C_{j0}}{\left(1 + \frac{V_D}{V_0}\right)^m}$$




شکل (۳-۲) خازن متغیر پیوند pn [۶].

که در آن C_{j0} خازن در بایاس صفر، V_0 پتانسیل درون ساخته^۱ و m توانی در حدود 0.3 در ساختارهای مجتمع می‌باشد. مشاهده می‌کنیم که C_j وابستگی ضعیفی به V_D دارد. از آنجا که $V_0 = 0.7 - 0.8$ و V_D به دلیل ولتاژ منابع تغذیه امروزی، کمتر از یک ولت است، عبارت $1 + \frac{V_D}{V_0}$ تقریباً بین 1 و 2 تغییر می‌کند. علاوه بر آن، m در حدود 0.3 نیز این تغییرات را ضعیف‌تر می‌کند که منجر به محدوده ظرفیت خازنی در حدود $1/32$ ($C_{j0\max}/C_{j0\min}$) می‌شود. در عمل ممکن است اجازه دهیم که خازن متغیر مقداری بایاس مستقیم داشته باشد (0.2 تا 0.3 ولت) تا به محدوده بزرگتری دست یابیم [۷].

در طراحی RFIC مدرن، خازن‌های متغیر MOS جای همتایان پیوند pn خود را گرفته‌اند. یک MOSFET معمولی دارای خازن وابسته به ولتاژ می‌باشد (شکل ۲-۴). اما رفتار غیریکنواي آن انعطاف-پذیری طراحی را محدود می‌کند. برای مثال، فرکانس خروجی یک نوسان ساز کنترل شده با ولتاژ

^۱Built-in


(VCO) که از چنین خازن متغیری استفاده می‌کند. هنگامی که (میانگین) V_{GS} از مقادیر منفی به مقادیر مثبت تغییر می‌کند. بالا و پایین می‌رود. این رفتار فرکانسی غیر یکنواخت در طراحی حلقه‌های قفل فاز مشکل ساز می‌شود [۵].




شکل (۴-۲) تغییرات خازن گیت با V_{GS} [۵].

یک اصلاح ساده در افزاره MOS جلوی مشکلات بالا را می‌گیرد. این ساختار «خازن متغیر حالت انباشتگی^۱ MOS» نامیده می‌شود و در شکل ۵-۲ (الف) نشان داده شده است که با قرار دادن یک ترانزیستور NMOS در داخل یک چاه n به دست می‌آید [۸].


^۱ Accumulation-mode MOS varactor




(ب)



(الف)



(د)



(ج)

شکل (۲-۵) (الف) خازن متغیر MOS، (ب) عملکرد با ولتاژ گیت - سورس منفی، (ج) عملکرد با ولتاژ گیت سورس منفی، (د) مشخصه C-V حاصل [۵].

اگر $V_G < V_S$ ، آنگاه الکترون‌های داخل چاه n از فصل مشترک سیلکون - اکسید دفع می‌شوند و یک ناحیه تخلیه^۱ ایجاد می‌شود (شکل ۱-۶(ب)). تحت این شرایط، خازن معادل توسط ترکیب سری خازن اکسید و خازن تخلیه به دست می‌آید. اگر V_G از V_S بزرگتر باشد، فصل مشترک، الکترون‌ها را از درگاه-های n^+ سورس/درین جذب کرده و یک کانال ایجاد می‌کند (شکل ۱-۶(ج)). بنابراین خازن کلی زیاد می‌شود و به خازن اکسید می‌رسد و مانند شکل (۱-۶(د)) رفتار می‌کند.

مشخصه C-V خازن‌های متغیر MOS با نسل‌های مختلف تکنولوژی CMOS به خوبی تطبیق یافته و به سطوح اشباع شده C_{min} و C_{max} برای $V_{GS} = \pm 0.5V$ در افزاره‌های $65nm$ می‌رسد. بنابراین خازن متغیر با منابع تغذیه پایین بهتر از همتایان پیوند pn خود کار می‌کند.

^۱ Depletion region

مزیت دیگر خازن‌های متغیر MOS حالت انباشتگی آن است که بر خلاف پیوند pn می‌توانند هم ولتاژ مثبت و هم ولتاژهای منفی را تحمل کند. در حقیقت، مشخصه شکل (۱-۶) نشان می‌دهد که خازن متغیر MOS باید با بایاس‌های مثبت و منفی کار کند تا بتواند حداکثر محدوده تنظیم^۱ را فراهم نماید [۵].

همانطور که بیان شد یکی از کاربردهای اساسی ورکتور MOS در نوسان‌سازهای LC و حلقه‌های قفل فاز است که در ادامه به شرح مختصری از آن می‌پردازیم.

۲-۴- نوسان‌سازها

نوسان‌سازها بلوک‌های اساسی در بسیاری از سیستم‌های ارتباطی امروزی هستند. برای مثال در مدارات فرکانس رادیویی، نوسان‌سازها ترجمه‌کننده فرکانس از اطلاعات سیگنال بوده و نیز بمنظور انتخاب کانال به کار می‌روند. همچنین نوسان‌سازها در مدارات دیجیتالی که برای همزمان‌سازی^۲ نیاز به یک مرجع زمانی مانند سیگنال کلاک می‌باشد، وجود دارند.

نوسان‌سازها به طور گسترده‌ای در مدارهای فرستنده گیرنده نیز استفاده می‌شوند. به همین منظور هیچگاه از توجه طراحان RF دور نمی‌مانند. کیفیت سیگنال نوسان‌سازهای محلی در مدارهای فرستنده گیرنده، کیفیت داده‌های دریافتی را تحت تاثیر قرار می‌دهد بنابراین یکی از نگرانی‌های اصلی برای طراحان RF بدست آوردن یک سیگنال دقیق و پایدار بر روی تراشه است. نوسان‌سازهای حلقوی^۳ و نوسان‌سازهای تانک LC دو نمونه از نوسان‌سازهای پرکاربرد در این زمینه می‌باشند. یک نوسان‌ساز حلقوی را می‌توان در ابعاد کوچکتری نسبت به نوسان‌سازهای تانک LC ساخت زیرا نوسان‌سازهای تانک LC برای پیاده‌سازی سلف‌های روی تراشه به فضایی بیش از ترانزیستورها نیاز دارند. با توجه به مسائل شبیه‌سازی و اندازه‌گیری، عملکرد یک نوسان‌ساز حلقوی در مقایسه با عملکرد یک نوسان‌ساز


^۱Tuning range

^۲Synchronization

^۳Ring oscillator

تانک LC قابل پیش بینی تر است، زیرا مدلسازی نوسان ساز LC به دلیل دارا بودن چندین سلف و خازن دشوارتر به نظر می‌رسد.

نوسان ساز حلقوی، از حلقه‌هایی تشکیل شده است که شامل تعدادی تقویت کننده می‌باشد. این مدارها نمونه‌ای از مدارهای کلاسیک نوسان ساز هستند. در صورتی که کل شیفت فاز در حلقه برابر 360 درجه گردد، مدار نوسان خواهد کرد. نمونه‌های از نوسان سازهای حلقوی در شکل (۲-۶) نمایش داده شده است. عیب اصلی این مدارها، نویز فاز بالا می‌باشد. اخیراً مدارهای نوسان ساز حلقوی با نویز فاز مناسب طراحی شده‌اند ولی مشکل مصرف توان بالای آنها نسبت به نوسان سازهای LC هنوز به طور کامل حل نشده است و با توجه به اینکه مصرف توان مساله بسیار مهمی است، نوسان سازهای LC ترجیح داده می‌شوند [۹-۱۱].




شکل (۲-۶) نمونه ای از مدارهای نوسان ساز حلقوی.

۲-۴-۱ قواعد پایه‌ای

یک نوسان ساز شکل موج متناوب تولید می‌کند. به این دلیل، مدار باید دارای یک ساز و کار خودگردان باشد تا به وسیله نویز خود مدار رشد کرده و به مرور تبدیل به یک سیگنال شود. یک نوسان گر را می‌توان به صورت یک تقویت کننده با پس‌خورد منفی (که بد طراحی شده است) در نظر گرفت. این طراحی آنقدر بد است که مدار دارای حاشیه فاز منفی یا صفر است. اگر چه هنر طراحی نوسان ساز بیش از فقط یک تقویت کننده ناپایدار است، این دیدگاه نقطه شروع خوبی برای بررسی فراهم می‌سازد.

$$\frac{Y}{X}(S) = \frac{H(S)}{1+H(S)} \quad (۲-۳)$$

اگر در یک فرکانس سینوسی، ω_1 ، $H(S=J\omega_1)$ برابر با -۱ شود بهره از ورودی تا خروجی بی نهایت می‌شود، در نتیجه مدار را مجاز می‌سازد تا مولفه نویز در ω_1 را به طور نامحدود تقویت کند. این بدان معناست که مدار می‌تواند یک خروجی در ω_1 ایجاد کند. از منظر دیگر سیستم حلقه-بسته دارای دو قطب موهومی برابر با $\pm\omega_1$ است.



شکل (۷-۲) سیستم پسخورد منفی

از آن جا که $H(S)$ یک تابع مختلط است، شرط $H(J\omega_1) = -1$ را می‌توان به طور معادله به صورت

$$|H(S = j\omega_1)| = 1 \quad (۴-۲)$$

$$\angle H(S = J\omega_1) = 180 \quad (۵-۲)$$



بیان کرد که به شرط «بارک هاوزن»^۱ معروف است. لازم به ذکر است که هر نوسان ساز برای نوسان باید شرط بارک هاوزن را داشته باشد.

۲-۴-۲ دیدگاه تک دهانه‌ای

در بخش قبل نوسان گرها را به صورت یک سیستم پسخورد در نظر گرفتیم. در نگاهی دیگر، نوسان گرها به صورت دو عنصر تک دهانه، یعنی یک تشدیدگر تلفاتی و یک مدار فعال که تلفات را خنثی می‌کند،

^۱ Barkhausen criteria

در نظر گرفته می‌شود. این نگاه بینش بیشتری را در مورد نوسان‌گرها می‌دهد که در این بخش توضیح داده می‌شود.




شکل (۸-۲) (الف) پاسخ یک تانک ایده آل به یک ورودی ضربه، (ب) پاسخ یک تانک تلفاتی به ضربه، (ج) خنثی سازی تلفات توسط مقاومت منفی [۱۲].

فرض کنید، همانطور که در شکل ۸-۲ (الف) نمایش داده شده است یک ضربه جریان $I_0\delta(t)$ ، به یک تانک بدون تلفات اعمال شده است. ضربه به طور کامل توسط C_1 جذب می‌شود و منجر به تولید ولتاژی برابر با I_0/C_1 می‌شود. بار موجود بر روی C_1 سپس از طریق L_1 جریان می‌یابد و در نتیجه ولتاژ خروجی کاهش می‌یابد. هنگامی که V_{out} به صفر می‌رسد، C_1 حاوی انرژی نیست اما L_1 دارای جریانی برابر با $L_1 dV_{out}/dt$ است، که خازن C_1 را در جهت معکوس شارژ می‌کند، در نتیجه V_{out} را به سمت قله منفی می‌برد. این دست به دست شدن متناوب انرژی میان C_1 و L_1 به طور نامحدود ادامه می‌یابد و دامنه آن را می‌توان با قدرت ضربه‌ی اول محاسبه کرد.

اکنون، یک تانک تلفاتی را در نظر می‌گیریم. چنین مداری، که در شکل ۸-۲ (ب) نمایش داده شده است، به‌طور مشابه عمل می‌کند فقط R_p بخشی از انرژی خازن را که در هر دوره دریافت کرده را تلف می‌کند و منجر به افت نمایی دامنه می‌شود. بنابراین فرض می‌کنیم اگر یک مدار فعال انرژی از دست رفته در هر دوره را جبران کند آنگاه نوسان ادامه پیدا می‌کند. در حقیقت پیش بینی می‌کنیم که یک مدار فعال که دارای مقاومت $-R_p$ است را می‌توان به دو سر تانک اعمال کرد تا اثر R_p را خنثی سازد تا حالت ایده‌آل نشان داده شده در شکل ۸-۲ (الف) را بازسازی کند. پیکره بندی حاصل، که در شکل ۸-۲ (ج) نمایش داده شده است را «نوسان گر تک دهانه ای» می‌نامند.

حال سوال اساسی این می‌باشد که این مقاومت منفی را چگونه بوجود بیاوریم. همانطور که از قبل میدانیم می‌توان با یک ترانزیستور و استفاده از g_m ترانزیستور به منظور مورد نظر رسید. که در ادامه به نحوه استفاده از g_m پرداخته خواهد شد.


تانک شکل (۸-۲) را به صورت شکل (۹-۲) در کنار یک ترانزیستور برای تولید مقاومت منفی بسته شده است آیا مدار نوسان می‌کند؟ آن چنان که منحنی‌های دامنه و فاز حلقه باز در شکل ۹-۲ (ب) نشان می‌دهند، هیچ فرکانسی شرط بارک هاووزن را ارضا نمی‌کند و کل جابه جایی فاز در هیچ فرکانسی به 360° نمی‌رسد.



شکل (۹-۲) (الف) تقویت کننده تنظیم شده، (ب) پاسخ فرکانسی [۱۲].

با بررسی بیشتر، در می‌یابیم که مدار با بهره‌ی کافی ($-g_m R_p$) در ω_0 می‌تواند جابه‌جایی فازی برابر با 180° تولید کند. فقط باید جابه‌جایی فاز را، احتمالاً با افزودن یک طبقه دیگر در حلقه، تا 360° افزایش دهیم این ایده که در شکل ۲-۱۰ (الف) نشان داده شده است، آن چنان است تا یک طبقه‌ی سلفی خازنی تنظیم شده مشابه را به صورت سری با طبقه اول قرار دهیم تا در فرکانس تشدید، کل جابه‌جایی فاز پیرامون حلقه برابر با 360° شود. مدار در صورتی نوسان می‌کند که بهره‌ی حلقه برابر یا بزرگتر از واحد باشد:

$$(g_m R_p)^2 \geq 1 \quad (2-6)$$




شکل (۲-۱۰) اتصال زنجیره‌ای دو تقویت کننده تنظیم شده در حلقه پسخورد [۱۲].

۲-۵- نویز فاز

طراحی VCO باید با تقابل‌هایی میان محدوده تنظیم، نویز فاز و تلفات توان مقابله کند. یک نوسان‌گر ایده‌آل یک خروجی کاملاً تناوبی به صورت $x(t) = A \cos \omega_c t$ ایجاد می‌کند. نقاط گذر از صفر دقیقاً در ضرایب صحیح $T_c = 2\pi / \omega_c$ رخ می‌دهند. اما در واقعیت، نویز ترانزیستورهای نوسان‌ساز به صورت تصادفی محل‌های گذر از صفر را جابه‌جا می‌کند. برای آن که این اختلال را مدل کنیم، می‌نویسیم: $x(t) = A \cos[\omega_c t + \phi_n(t)]$ ، که در آن $\phi_n(t)$ کمیت فاز تصادفی است که منجر به انحراف نقاط گذر

از صفر از ضرایب صحیح T_c می‌شود. شکل ۲-۱۲ این دو شکل موج را در حوزه‌ی زمان نشان می‌دهد. $\phi_n(t)$ ، «نویز فاز» نامیده می‌شود.




شکل (۲-۱۱) شکل موج‌های خروجی برای یک نوسان‌ساز ایده‌آل و یک نوسان‌ساز با نویز فاز [۵].

شکل موج‌های نمایش داده شده در شکل (۲-۱۱) را می‌توان از منظر متفاوتی بررسی کرد. می‌توان گفت که دوره‌ی تناوب ثابت است اگر $x(t) = A \cos \omega_c t$ باشد اما اگر $x(t) = A \cos[\omega_c t + \phi_n(t)]$ باشد به‌طور تصادفی تغییر می‌کند (چنان‌که با $T_1, \dots, T_m$ در شکل ۲-۱۱ نمایش داده شده است). به بیان دیگر، فرکانس شکل موج در حالت اول ثابت است در حالی که در حالت دوم به‌طور تصادفی تغییر می‌کند. این مشاهده به طیف خروجی نوسان‌گر می‌انجامد. با فرض $x(t) = A \cos \omega_c t$ ، طیف از تک ضربه در ω_c تشکیل یافته است، در حالی که با فرض $x(t) = A \cos[\omega_c t + \phi_n(t)]$ فرکانس دارای تغییرات تصادفی است، یعنی، گاه بیگاه از ω_c فاصله می‌گیرد. در نتیجه ضربه را می‌توان برای نمایش این فاصله گرفتن تصادفی «پهن» کرد.

تأکیدی که بر روی نویز در گذر از صفرها به جای نویز در دامنه داریم ناشی از این فرض می‌شود که نویز دامنه را می‌توان با فیلترهای معمول در طبقات بعد نوسان‌گر حل کرد اما حذف نویز فاز به این راحتی و سادگی نمی‌باشد.

برای تعیین کمیت نویز فاز، از آن جا که نویز فاز در فرکانس‌های دورتر از ω_c کاهش می‌یابد، باید در یک «فاصله^۱ فرکانسی» معین یعنی فاصله مشخصی نسبت به ω_c بیان شود.

همانطور که در شکل ۱۲-۲ نشان داده شده است، یک پهنای باند 1Hz از طیف را در فاصله فرکانسی Δf در نظر می‌گیریم، توان خروجی را در این پهنای باند محاسبه می‌کنیم و حاصل را به «توان حامل» نرمالیزه می‌کنیم. توان خروجی را می‌توان به صورت قله‌ی طیف در نظر گرفت. به‌طور مثال، نویز فاز یک نوسان ساز برای کاربردهای GSM باید کمتر از -115dBc/Hz در فاصله 600kHz باشد. واحد dBc، که به آن «dB نسبت به حامل» گفته می‌شود، برنرمالیزه کردن توان نویز به توان حامل تاکید می‌کند [۱۲-۱۳].




شکل (۱۲-۲) طیف فرکانس خروجی یک نوسان ساز.

۲-۶- حلقه قفل فاز

مدار شکل ۱۳-۲ یک حلقه قفل فاز نام دارد اما ابتدا لازم است که مفاهیم «قفل شدن» و «قفل فاز» را بررسی کنیم. ابتدا یک مدار آشنانر در حوزه ولتاژ که در شکل ۱۳-۲(الف) نشان داده شده است را در نظر بگیرید. اگر بهره حلقه باز بافر بهره واحد نسبتاً بزرگ باشد، ولتاژ خروجی، ولتاژ ورودی را دنبال خواهد کرد. به طور مشابه PLL شکل ۱۳-۲(ب) اطمینان حاصل می‌کند، زمانی که $\phi_{out}(t) - \phi_{in}(t)$ با

^۱Offset

زمان ثابت باشد، $\phi_{out}(t)$ مقدار $\phi_{in}(t)$ را دنبال کند. هم چنین برای تاکید بر ویژگی دنبال کردن می‌گوئیم که فاز خروجی به فاز ورودی اصطلاحاً «قفل» شده است. یک اثر مهم و یکتای قفل فاز این است که فرکانس موج‌های ورودی و خروجی PLL دقیقاً یکسان می‌شوند [۱۴].



شکل (۲-۱۳) یک PLL ساده، (ب) افزودن یک فیلتر پایین گذر برای حذف فرکانس‌های بالا که توسط آشکار ساز فاز تولید می‌شود [۱۴و۵].

فصل ۳:

مروری بر کارهای انجام شده در گذشته

رشد روزافزون در ارتباطات بی‌سیم منجر به افزایش تقاضا برای محصولات بی‌سیم شده است که دارای کمترین هزینه و توان مصرفی و فضای اشغالی باشند. به همین علت استفاده از تکنولوژی CMOS برای پیاده‌سازی مدارات RF مانند LNA، نوسان‌سازهای کنترل‌شونده با ولتاژ (VCO) و غیره مورد علاقه قرار گرفته است که علاوه بر مزایایی مانند توان مصرفی و هزینه پایین قابل پیاده‌سازی به صورت یکپارچه و مجتمع است در VCOها برای ایجاد نوسان‌سازی از ترانزیستور به عنوان مقاومت منفی و یک تانک LC استفاده شده است که تانک LC برای انتخاب فرکانس مورد نظر با توجه به رابطه

$$f_{osc} = \frac{1}{2\pi\sqrt{LC}} \text{ و تنظیم L و C می‌باشد.}$$


حال برای تحقق یکپارچه‌سازی نیاز است که سلف و خازن که هر کدام فضای زیادی را در مدارات RF اشغال می‌کنند بهبود پیدا کنند. البته روش‌های متعددی برای ساخت خازن در تکنولوژی CMOS وجود دارد که در مورد هر کدام بحث و معایب و مزایا آنها طی مقالات و مطالعات متعدد بررسی شده است [۱۶ و ۱۷]

در مطالعات و پژوهش‌ها روش‌های جدید و متنوعی برای بهبود خازن‌های موجود در تکنولوژی CMOS ارائه شده است. همانطور که در فصل گذشته گفته شد خازن‌های قابل پیاده‌سازی در تکنولوژی CMOS به سه دسته MIM و PIP و MOS تقسیم می‌شوند که از خود خازن MOS، به صورت خازن ثابت و خازن متغیر با ولتاژ نیز می‌توان استفاده کرد. در این فصل ابتدا مقالات و کارهایی که به ساخت و بهسازی خازن MOS اشاره کرده است مورد بررسی قرار داده شده است. سپس ساخت انواع نوسان‌سازها و مزایا و معایب هر کدام و نتیجتاً اینکه در یک نوسان‌ساز چه مسائلی برای یک طراح مهم است پرداخته خواهد شد. همچنین به بررسی اینکه تکنیک اصلاح گستره خطی و رکتور MOS که موضوع اصلی پایان

نامه می‌باشد چه بهبودهایی ایجاد می‌کند نیز مورد بحث قرار گرفته شده است در پایان فصل به بررسی نویز فاز و روش های ارائه شده برای کاهش نویز فاز در نوسان‌سازها اشاره شده است و در نهایت کاهش نویز فاز با استفاده از کاهش بهره VCO که نتیجه افزایش گستره خطی است پرداخته شده است.

۳-۲- دیود ورکتور

همانطور که گفته شد در اکثر مدارات، مخصوصاً مدارات مخابراتی نیاز به المان‌هایی قابل کنترل ضروری و مورد نیاز است یکی از این المان‌ها، خازن متغیر است که ظرفیت خازنی آن متناسب با ولتاژ اعمالی به دو سر آن تغییر کند. برای طراحی گزینه‌های متعددی برای تحقق المان قابل تنظیم وجود دارد. اولین المانی که در گذشته از آن استفاده می‌شد استفاده از دیود ورکتور بود، که در محل اتصال P-N، خازن متغیری متناسب با ولتاژ اعمالی به دو سر آن به وجود می‌آید. دیودهای ورکتور در بایاس معکوس کار می‌کنند بنابراین جریانی از دیود نخواهد گذشت. ولی زمانی که پهنای ناحیه تخلیه بر اثر ولتاژ بایاس دیود، تغییر کند، میزان ظرفیت خازنی دیود نیز تغییر می‌کند. عموماً پهنای ناحیه تخلیه به جذر ولتاژ اعمالی بستگی دارد و ظرفیت خازنی دیود نسبت معکوسی با پهنای ناحیه تخلیه دارد. بنابراین ظرفیت خازنی دیود با جذر ولتاژ ورودی نسبت معکوس دارد [۱۵].



شکل (۱-۳) یک نمونه نوسان ساز LC که در تانک نوسان ساز از دیود ورکتور استفاده شده است [۱۵].


استفاده از ساختار بالا چندین عیب بزرگ داشت: اول اینکه با این ساختار امکان دستیابی به ظرفیت‌های بالای خازنی امکان پذیر نیست و دوماً برای استفاده از حالت خازنی، باید حتماً دیود بایاس معکوس شود و امکان اینکه دیود ورکتور در هر دو ولتاژ منفی و مثبت رفتار خازنی داشته باشد وجود ندارد از طرفی محدودیت ولتاژ اعمالی در بایاس معکوس برای اینکه پیوند به شکست نرسد نیز وجود دارد.

۳-۳- ورکتور MOS


همانطور که گفته شده یکی دیگر از انواع خازن‌های قابل پیاده سازی در فناوری CMOS، خازن‌های MOS و نوع متغیر آن یعنی ورکتور MOS است. همانطور که در قسمت ۲-۳ گفته شد استفاده از دیود ورکتورها معایب زیادی را به دنبال دارد. برای برطرف کردن عیب‌های دیود ورکتور، استفاده از ورکتور MOS که با استفاده از خازن‌های MOS قابل پیاده سازی است پیشنهاد می‌شود.

تغییرات و ساختارهای متفاوتی بر روی بایاس ورکتور MOS برای دست یافتن به یک ورکتور با بالاترین کیفیت ارائه شد است. یکی از کاملترین مقالات برای بررسی ورکتور مقاله ANDREANI است که یک ورکتور را برای یک نوسان ساز RF مورد بررسی قرار داده است [۱۶].

اولین ساختار شکل (۲-۳)، یک PMOS با اتصال پایه‌های درین، سورس و بالک به یکدیگر به عنوان یک گره از خازن و گیت پالی سیلیکون به عنوان گره دیگر خازن است. این ساختار دارای یک خازن غیر یکنواخت است، چرا که ورکتور می‌تواند در هر سه ناحیه تخلیه، وارونگی و انباشتگی بایاس شده باشد. شکل (۳-۳) منحنی مشخصه DC این ساختار را نشان می‌دهد که با توجه به منحنی در هر دو حالت وارونگی و انباشتگی حداکثر ظرفیت خازنی وجود دارد. همچنین با توجه به منحنی می‌توان پی برد که به ازای تغییرات اندک V_{gs} ناحیه کاری ورکتور شدیداً عوض می‌شود، که یک عیب به شمار می‌آید.




شکل (۳-۲) یک PMOS با اتصال پایه‌های درین، سورس و بالک به یکدیگر [۱۷].




شکل (۳-۳) منحنی مشخصه خازن بر حسب ولتاژ در ساختار شکل (۳-۲) [۱۷].

یکی دیگر از ساختارهای موجود، ساختار وارونگی^۱ (I-MOS) است (شکل (۳-۴)) که در این حالت با توجه به بایاس متفاوت نسبت به حالت قبلی و عدم اتصال بالک به درین و سورس، ورکتور در ناحیه وارونگی بایاس شده است. شکل (۳-۴) مانند ساختار اول ($S=D=B$) از یک ترانزیستور PMOS استفاده شده است که درین و سورس با هم اتصال کوتاه شده و یک گره خازن و گیت گره دوم خازن را تشکیل می‌دهد. تفاوت این ساختار $S=D=B$ با این ساختار فقط در بایاس بالک ترانزیستور است. اگر بخواهیم یک ورکتور در ناحیه وارونگی باشد برای نوع p، باید بالک را به بالاترین ولتاژ و برای نوع n باید بالک را به پایین‌ترین ولتاژ متصل شود. شکل (۳-۵) منحنی مشخصه DC این ساختار را نشان می‌دهد [۱۶].

^۱inversion-mode MOS



شکل (۳-۴) یک ورکتور با بایاس متفاوت برای کار در ناحیه وارونگی [۱۶].




شکل (۳-۵) منحنی مشخصه خازن بر حسب ولتاژ ساختار شکل (۳-۴) [۱۶].


نکته بسیار مهم در مورد این ساختار اینکه منحنی مشخصه غیر خطی (بازه آن بسیار باریک است) و نزدیک به حالت یکنواخت است و انتقال منحنی از $C_{\min}$ به $C_{\max}$ بسیار تند و با شیب زیاد است. این ساختار مشکل ساختار اول یعنی عدم یکنواختی در مشخصه را بر طرف کرده است اما باز هم دارای مشکلاتی است. به عنوان مثال استفاده از این ورکتور در یک VCO که دارای نوسانات بزرگ سیگنال است باعث می شود که با تغییرات واقعی نوسان ساز که مقدار بزرگی دارند، مقدار ظرفیت خازنی، دچار انحراف قابل توجهی شود که مناسب و مطلوب نمی باشد.

همچنین علاوه بر دو ساختار گفته شد می‌توان از ساختار سوم که در شکل (۳-۶) نشان داده شده است از خازن MOS در ناحیه تجمع^۱(A-MOS) است.

اگر ولتاژ متغیر اعمالی به گیت و سورس در حداکثر مقدار خود کوچکتر از ولتاژ آستانه باشد و رکتور در ناحیه انباشتگی بایاس می‌شود. در این ناحیه کاری مشخصه خروجی یکنواخت و نزدیک به خطی است. شکل (۳-۷) مشخصه خروجی ساختار سوم را نشان می‌دهد [۱۷].



شکل (۳-۶) استفاده از خازن MOS در ناحیه تجمع(A-MOS)[۱۷].



شکل (۳-۷) منحنی مشخصه خازن بر حسب ولتاژ ساختار A-MOS[۱۷].

^۱Accumulation mode (A-MOS)

سه ساختار بالا هر کدام معایب و مزایا خاص خود را دارند. همانطور که گفته شد در ساختار A-MOS منحنی غیر خطی و یکنوا است و عیب ساختار اول که غیر یکنوا بود را برطرف کرده است، در ساختار I-MOS نیز منحنی نزدیک به یکنوا است و رفتار خطی تری نسبت به ساختار A-MOS دارد اما مشکل شیب بسیار تند منحنی این ساختار بسیار مهم است که اثر مخرب خود را در یک VCO دارد.

در جدول زیر فرکانس و گستره تنظیم برای سه ساختار دیود ورکتور، I-MOS و A-MOS نوشته شده است. در مقایسه تفاوتی در اعداد حاصل از هر ساختار دیده نمی‌شود. با توجه به خروجی جدول می‌توان گفت که هر سه ساختار نهایتاً تا حدودی خواسته طراح را برآورده می‌کنند ولی در عمل برای پیاده سازی و مجتمع سازی، عیب دیود ورکتورها دیده می‌شود که توسط دو ساختار بعد عیوب ذکر شده اصلاح شده است [۱۷].

جدول (۳-۱) گستره تنظیم فرکانس یک VCO برای سه حالت استفاده از دیود ورکتور، I-MOS و A-MOS [۱۷].

گستره تنظیم فرکانس	f_c	f_L-f_H	ورکتور
10.9%	1.83	1.73-1.93	Diode
11.0%	1.81	1.71-1.91	I-MOS
10.67%	1.80	1.70-1.89	A-MOS

۳-۴- استفاده از A-MOS در یک نوسان ساز LC


همانطور که در قسمت ۳-۳ گفته شد یکی از سه ساختار استفاده از خازن MOS، ساختار A-MOS یا استفاده از خازن MOS در حالت انباشتگی است. در این ساختار پایه‌های درین و سورس اتصال کوتاه شده و یک گره خازن و پایه گیت، گره دوم خازن را تشکیل می‌دهند، پایه بالک نیز در نوع PMOS به بزرگترین ولتاژ و در نوع NMOS به کمترین ولتاژ باید متصل باشد که در هر دو حالت شرط $V_G > V_B$

برقرار باشد که ورکتور در ناحیه انباشتگی بایاس شده باشد. ماکزیمم مقدار خازن در این ناحیه تقریباً برابر است با:

$$C_{OX} = \epsilon_{ox} S / t_{ox} \quad (1-3)$$

که در آن S و t_{ox} به ترتیب مساحت کانال و ضخامت اکسید است [۱۸].

خازن A-MOS برتری‌هایی نسبت به دو ساختار دیگر داشت، اول اینکه منحنی مشخصه کاملاً یکنواخت داشت و دوم رفتار نزدیک به خطی دارد. در [۱۸] یک ورکتور MOS که در ناحیه انباشتگی بایاس شده است را در یک نوسان ساز LC استفاده کرده است. هدف مقاله طراحی یک VCO در بازه فرکانسی 5-6 GHz با استفاده از تکنولوژی $0.13 \mu m$ بوده است. شکل (۳-۸) نمودار فرکانس خروجی بر حسب ولتاژ کنترل را نشان داده است. همانطور که از شکل پیداست اولاً بر خلاف دیود ورکتور در هر دو ولتاژ مثبت و منفی ورکتور کار می‌کند و ثانیاً رفتار یکنواخت در نمودار خروجی نمایان است ولی خطی بودن فقط در بازه -0.3 ولتی تا 0.3 ولتی وجود دارد و گستره خطی نسبتاً بزرگی ندارد که یکی از عیوب آن محسوب می‌شود.




شکل (۳-۸) خروجی یک VCO با استفاده از A-MOS [۱۸].

۳-۵- بهبود منحنی خروجی ورکتورهای MOS

همانطور که در بخش ۲-۲ توضیح داده شد استفاده از خازن‌های MOS به دو صورت امکان پذیر است. در حالت اول استفاده از خازن‌های MOS به عنوان خازن ثابت، که به MOS Cap معروف هستند و حالت دوم که خازن متغیر یا ورکتور MOS که در توضیح داده شد گفته می‌شود. MOS Cap ها دارای چگالی بسیار بزرگ در واحد سطح و ضریب کیفیت^۱ بالایی هستند. عیب این خازن تغییر مقدار ظرفیت خازنی آن نسبت به ولتاژ است. تلاش‌های زیادی برای خطی سازی MOS Cap ها ارائه شده است. دو تکنیک جبران ساز سری (SCDM) و جبران ساز موازی (PCDM) برای یک خازن با بازه تغییرات ولتاژی از صفر تا یک ولت به ترتیب توانسته حدود ۸/۶ درصد و ۳۴ درصد تغییرات خازنی را کم و منحنی مشخصه را خطی تر کند اما باز هم این درصد تغییر زیاد بوده و قابل قبول نیست [۱۹].

در [۲۰] با استفاده از یک الگوریتم بهینه سازی طراح توانسته است ابعاد ترانزیستور را بهینه کند و به بهترین خازن با کمترین میزان تغییرات نسبت به ولتاژ دست پیدا کند در عمل تکنیک این مقاله یک روش بهینه‌سازی است و باز هم نتوانسته نتیجه مطلوبی بدست آورد. شکل (۳-۹) منحنی مقدار تغییرات یک خازن 1pF را در بازه صفر تا یک ولت رسم کرده است [۲۰].

^۱Quality factor




شکل (۳-۹) منحنی مقدار تغییرات یک خازن 1pF را در بازه صفر تا یک ولت [۲۰].

علاوه بر تکنیک های ذکر شده بالا، Andriani در مقاله خود توضیح داده اند [۱۶] که اگر گیت یک NMOS را به عنوان یک ترمینال خازن و بالک NMOS را به عنوان ترمینال دوم خازن در نظر بگیریم و پایه های درین و سورس شناور باشند، می توان به یک خازن با کمترین وابستگی نسبت به تغییرات به ولتاژ دو سر آن دست یافت که علاوه بر دارا بودن منحنی بسیار خطی تر نسبت به تکنیک های دیگر، دارای کمترین مقاومت انگلی نیز می باشد باشد. اما یک ایراد اساسی آن، یعنی حساسیت به نویز این ساختار به خاطر وجود دو پایه شناور، مانع استفاده از این ساختار در عمل شده است.

تکنیک هایی که مطرح شد همگی برای بهبود MOS Cap یا همان خازن های ثابت خازن MOS بود. در نوع دوم خازن MOS، یعنی ورکتور MOS تکنیک های متعددی برای بهبود منحنی مشخصه این دسته از خازن ها ارائه شده است که در آنها موضوع خطی سازی و افزایش گستره خطی و یکنوایی مطرح است. همانطور که گفته شد بسته به بایاس، MOSFET می تواند در سه ناحیه انباشتگی، وارونگی و تخلیه کار کند که این تغییر ناحیه کاری باعث عدم یکنوایی در منحنی خازن بر حسب ولتاژ می شود.

در پژوهش‌های انجام شده چندین تکنیک برای خطی سازی سازی و بهبود منحنی مشخصه و نتیجتاً استفاده از یک ورکتور MOS در یک مدار قابل استفاده پیشنهاد شده است. بیشتر تکنیک‌ها تکیه به استفاده از مدارات سویچ‌های خازنی^۱ دارد. شکل (۳-۱۰) دو تکنیک سری و موازی خازن ورکتور با خازن‌های سویچ کننده را نشان می‌دهد. با تکنیک سوئیچ خازنی، تقریباً نتیجه مطلوب حاصل شده است اما به دلیل اینکه خود مدارات خازنی نیاز به مدار کنترل کننده و نیاز به خازن‌های اضافی دارد، عملاً نیاز به طراحی مدارات پیچیده است در نتیجه مصرف حجم زیادی از سطح تراشه و به دنبال آن افزایش هزینه را در پی دارد [۲۱-۲۳].




شکل (۳-۱۰) بایاس خازن MOS در حالت موازی (ب)، بایاس خازن MOS در حالت سری [۲۳]


در [۲۴] برای استفاده از ورکتور PMOS تکنیک متفاوتی ارائه شده است در این پژوهش هدف طراحی، یک نوسان ساز در بازه فرکانسی 2.3GHz تا 2.64GHz با گستره فرکانسی (گستره تنظیم) بالا و خطی است. ساختار اصلی مدار یک نوسان ساز LC است که در تانک مدار از ورکتور MOS برای کنترل ولتاژ استفاده شده است. تکنیک پیشنهادی مقاله برای افزایش رنج خطی فرکانس و افزایش گستره ولتاژ کنترل، استفاده از سه جفت ورکتور MOS، با اتصال موازی است که اتصال بالک، سورس، درین با هم

^۱ Switched-Capacitor Circuits

هر کدام جداگانه به سه خروجی مدار کنترل دیجیتال متصل است. شکل (۳-۱۱) شماتیک مدار نوسان-ساز را نشان می‌دهد. با توجه با آن که ورکتور MOS فقط در بازه ولتاژی خاصی رفتار خطی از خود نشان می‌دهند. در این مقاله طراح با استفاده از موازی کردن ورکتورهای MOS ابتدا تیونینگ رنج فرکانسی را افزایش داده است سپس برای داشتن بازه خطی از ورکتور در ناحیه انباشتگی استفاده کرده است. حال بسته به اینکه خروجی چه مقدار فرکانس باید داشته باشد، با استفاده از مدار کنترل، یک کد سه بیتی به مدار داده می‌شود در نتیجه متناسب با کد کنترلی ورکتورهای MOS فعال شده و در خروجی فرکانس متناسب با هر کد تولید می‌شود. شکل (۳-۱۲) گستره خطی رنج فرکانس خروجی را نشان می‌دهد [۲۴].



شکل (۳-۱۱) نوسان ساز LC با استفاده از ورکتور MOS [۲۴].




شکل (۳-۱۲) گستره خطی رنج فرکانس خروجی [۲۴]

۳-۶- ساختارهای معمول در VCO

برای ساخت VCO ها دو نوع ساختار معروف LC VCO و Ring VCO مورد استفاده قرار می گیرد. هر کدام معایب و مزایایی دارند. در جدول (۳-۲) معایب و مزایا هر کدام نوشته شده است.

جدول (۳-۲) بررسی ساختار Ring و LC [۱۱ و ۲۵].

مشخصات	Ring VCO	LC VCO
نویز فاز	زیاد	کم
گستره تنظیم	وسیع	کوچک
توان مصرفی	کم	زیاد
مساحت مصرف شده	کوچک	بزرگ
شکل سیگنال خروجی	مربعی	سینوسی




شکل (۳-۱۳) ترکیب Ring VCO .

۷-۳- ساختار های مختلف LC - VCO


۷-۳-۱ gm مقاومت منفی

این نوع از ساختار VCO، متداول تر از انواع دیگر می باشد. همانطور که در بخش ۲-۴ توضیح داده شد، اگر یک ضربه به یک سلف و خازن که به صورت موازی با هم بسته شده اند وارد شود در صورت ایده آل بودن سلف و خازن، دست به دست شدن انرژی اولیه حاصل از ضربه، باعث به وجود آمدن سیگنال متناوب می شود. مقاومت های ذاتی خازن و سلف باعث اتلاف انرژی و در نتیجه میرا شدن سیگنال متناوب بعد از گذشت زمان می شود. برای خنثی کردن مقاومت ذاتی سلف و خازن از یک المان که دارای مقاومت منفی است استفاده می شود (بخش ۲-۴-۲ کامل توضیح داده شده است).




شکل (۳-۱۴) ترکیب LC VCO .


شکل (۱۴-۳) ساختار LC VCO و شکل (۱۵-۳) چندین شماتیک مداری رایج ساختار LC VCO را نشان می‌دهد.



(ب)



(الف)




(ج)

شکل (۱۵-۳) (الف) یک LC VCO ساده، (ب) یک LC VCO با منبع جریان PMOS، (ج) LC VCO با منبع جریان

NMOS [۲۵].

۲-۷-۳ Colpits


دومین نوع LC-VCO، ساختار کولپیتس است این ساختار دارای نویز فاز پایین و توان خروجی و مصرف توان DC بالا است. نمونه ای از ساختار در شکل (۳-۱۶) نشان داده شده است.



شکل (۳-۱۶) نمونه ای از یک Colpitts VCO [۲۵].

۳-۷-۳ Hartly

همانند نوسان ساز Colpits، دارای نویز فاز پایین و توان خروجی و مصرف توان DC بالا است. شکل (۳-۱۷) نمونه ای از این نوع نوسان ساز را نشان می دهد.



شکل (۳-۱۷) نمونه ای از یک Hartly VCO [۲۵].


۳-۸- نویز فاز

در نوسان‌سازها پارامترهای زیادی برای طراحی خوب و بهترین عملکرد باید در نظر گرفته شود. نویز فاز در مدارات فرکانس بالا اهمیت بخصوصی دارد. یک نوسان‌ساز ایده‌آل یک خروجی کاملاً تناوبی به صورت $x(t) = A \cos \omega_c t$ ایجاد می‌کند. نقاط گذر از صفر دقیقاً در ضرایب صحیح $T_c = 2\pi / \omega_c$ رخ می‌دهند. اما در واقعیت، نویز ترانزیستورهای نوسان‌ساز به صورت تصادفی محل‌های گذر از صفر را جابه‌جا می‌کند به این نویز، نویز فاز^۱ گفته می‌شود. تأکیدی که بر روی نویز در گذر از صفرها به جای نویز در دامنه داریم ناشی از این فرض می‌شود که نویز دامنه را می‌توان با فیلترهای ساده در طبقات بعد نوسان‌گر حل کرد. اما برای داشتن کمترین نویز فاز، از ابتدای طراحی باید بهترین راهکار و تکنیک در نظر گرفته شود. مثلاً در [۲۶] تکنیکی ارائه شده است که نویز فاز VCO را کاهش دهد و در نهایت بتواند از این VCO برای یک مدار حلقه قفل فاز^۲ پایدار استفاده کرد.

در PLL ها مهمترین فاکتور پایداری است از طرفی نویز فاز نقش به سزایی در پایداری یک PLL دارند (بخش ۳-۹). بنابراین با کاهش نویز فاز می‌توان بهترین عملکرد را داشت. در [۲۶] برای کاهش نویز فاز از یک مدار فیدبک منفی استفاده شده است. ساختار تکنیک پیشنهادی [۲۶] در شکل (۲-۱۸) نشان داده شده است. در این روش فاز خروجی به عنوان نمونه توسط آشکار ساز فاز استخراج شده سپس با استفاده یک سیستم مشتق‌گیر (CCO) اختلاف فاز خروجی ناشی از وجود نویز فاز، به ولتاژ تبدیل شده و به عنوان پیام خطا به VCO داده می‌شود که فاز خروجی را تغییر بدهد و تغییر فاز ناشی از نویز فاز در خروجی اصلاح می‌گردد. با این تکنیک تغییر فاز ناشی از نویز فاز ترانزیستور ها در یک بازه وسیع جبران می‌شود [۲۶].

^۱Phase noise

^۲Phase Locked Loop (PLL)



شکل (۳-۱۸) بلوک دیاگرام ساده شده از CCO [۲۶].

۳-۹- کاهش بهره VCO (K_{VCO}) و تاثیر آن در کاهش نویز فاز و پایداری در PLL^۱


بیشتر نوسان‌سازها را باید در طول یک گستره‌ی فرکانسی معین تنظیم کرد. بنابراین باید نوسان‌سازهایی بسازیم که فرکانس آن‌ها را بتوان به صورت الکترونیکی تغییر داد که نیاز به ورکتورها نقش خود را پر رنگ می‌کنند.

شکل (۳-۱۹) به صورت مفهومی رفتار مطلوب یک VCO را نشان می‌دهد. تغییر ولتاژ کنترل، V_{cont} ، از V_1 تا V_2 ، فرکانس خروجی از ω_1 تا ω_2 (گستره تنظیم مورد نظر) تغییر می‌کند. شیب مشخصه، K_{VCO} ، «بهره» یا «حساسیت» VCO نامیده می‌شود. این مشخصه را به صورت زیر می‌توان به فرمول درآورد:

^۱Phase Locked Loop

$$\omega_{out} = K_{vco} V_{cont} + \omega_0 \quad (2-3)$$

که در آن ω_0 نمایانگر نقطه‌ی تقاطع بر روی محور عمودی است. حال اگر این مشخصه خطی باشد یعنی K_{vco} در طول گستره تنظیم به صورت قابل توجهی تغییر نکند و یا تغییرات آن کوچک باشد برای ما مطلوب است و در بسیاری از فاکتورهای VCO از جمله نویز فاز اثر مثبت دارد [۲۷ و ۵].



شکل (۳-۱۹) مشخصه VCO [۵].

همانطور که گفته شد از مباحث مهم در طراحی VCO ها افزایش دامنه تنظیم و کاهش نویز فاز است.

بالا بودن بهره VCO یا (K_{vco}) به علت تند بودن شیب مشخصه C-V در ورکتور MOS طبق رابطه لیسون سبب افزایش نویز فاز می‌شود. بنابراین با کاهش شیب مشخصه C-V و به تبع آن کاهش K_{vco} می‌توان نویز فاز را بهبود بخشید. با توجه به فرمول نویز فاز لیسون (۳-۳)، افزایش K_{vco} باعث افزایش نویز فاز می‌شود [۲۷]

$$L(fm, kvco) = 10 \log \left\{ \left(\frac{f_0}{2Qf_m} \right)^2 \left[\frac{FKT}{2p_s} \left(1 + \frac{f_c}{f_m} \right) \right] + \frac{1}{2} \left(\frac{KvcoVm}{2f_m} \right)^2 \right\} \quad (3-3)$$


که در آن f_0 فرکانس حامل، f_m فرکانس آفست از f_0 ، f_c فرکانس گوشه نویز فلیکر، Q ضریب کیفیت، p_s توان سیگنال حامل، F ضریب نویز، K ثابت بولتزمن و T درجه حرارت، V_m دامنه نویز

فرکانس پایین است. حال اگر بتوان بهر VCO را کم کرد می توان به مقدار قابل قبولی نویز فاز را کاهش داد.

در [۲۷] یک VCO در بازه فرکانسی 2.23GHz تا 2.69GHz طراحی شده است. در این پژوهش، خطی سازی و کاهش نویز فاز VCO مد نظر طراح بوده است. برای خطی سازی ورکتور و افزایش گستره خطی از بانک خازنی و مدار کنترل خازنی^۱ استفاده کرده است که با استفاده از بانک خازنی، ابتدا حدود فرکانس مد نظر تنظیم می شود که به تنظیم درشت^۱ VCO معروف است سپس با استفاده از ورکتور مقدار دقیق فرکانس VCO تنظیم می شود که به آن تنظیم ریز^۲ گفته می شود. عملاً استفاده از بانک خازنی باعث افزایش گستره تنظیم شده است و دوم استفاده از ورکتور و بایاس آن در ناحیه انباشتگی باعث ایجاد محدوده خطی تر و در نتیجه کاهش K_{VCO} و به دنبال آن کاهش نویز فاز شده است. شکل (۳-۲۰) شماتیک مداری تکنیک ارائه شده را نشان می دهد.

^۱Coarse tuning


^۲Fine tuning



شکل (۳-۲۰) یک VCO با بانک خازنی و ورکتور [۲۷].

مطالب بالا به ضرورت کاهش K_{vco} برای کاهش نویز فاز اشاره داشت. اما کاهش K_{vco} در PLL نیز برای طراح دارای اهمیت است.

حال برای آنکه تاثیر K_{vco} را در PLL ببینیم با توجه به شکل (۳-۲۱) تابع انتقال حلقه باز را به صورت فرمول (۳-۴) می توان نوشت.



شکل (۳-۲۱) مدل حوزه فاز PLL نوع یک

$$H(s) = \frac{K_{PD}K_{VCO}}{R_1 S^2 C_1 + S + K_{PD}K_{VCO}} \quad (۳-۴)$$

از آنجایی که تابع انتقال حلقه باز یک در قطب مبدا دارد این سیستم به «PLL نوع یک» معروف است. تابع انتقال درجه دوم داده شده توسط معادله (۳-۴) می‌تواند رفتار فرامیرا، میرای بحرانی یا فرو میرا داشته باشد. برای بدست آوردن شرایط هر کدام از این حالات باید مخرج معادله (۳-۴) را به صورت آشنای $S^2 + 2\xi\omega_n S + \omega_n^2$ که در سیستم‌های کنترلی مطرح است، نوشت که در آن ξ «ضریب میرایی» و ω_n «فرکانس طبیعی» است. بنابراین داریم:

$$H(s) = \frac{\omega_n^2}{S^2 + 2\xi\omega_n S + \omega_n^2} \quad (۳-۵)$$

که در آن


$$\xi = \frac{1}{2} \sqrt{\frac{\omega_{LPF}}{K_{PD}K_{VCO}}} \quad (۳-۶)$$

$$\omega_n = \sqrt{K_{PD}K_{VCO}} \omega_{LPF} \quad (۳-۷)$$

و $\omega_{LPF} = \frac{1}{(R_1 C_1)}$ است. ضریب میرایی معمولاً $\frac{\sqrt{2}}{2}$ یا بزرگتر در نظر گرفته می‌شود تا رفتار مناسب

یک سیستم (میرای بحرانی یا فرا میرا) را تضمین نماید [۵].

حال شکل (۳-۲۲) رفتار تابع انتقال حلقه باز (H_{OPEN}) را برای مقدار مختلف K_{VCO} نشان می‌دهد. وقتی که K_{VCO} زیاد شود، فرکانس بهره واحد زیاد می‌شود بنابراین حاشیه فاز^۱ (PM) کاهش می‌یابد. این رفتار به مدارهای پسخورد ولتاژ (یا جریان) شبیه است که بهره حلقه بالاتر به پایداری کمتر منجر می‌شود [۵ و ۲۸].



شکل (۳-۲۲) نمودار بود برای PLL نوع یک، که اثر K_{VCO} بزرگتر را نشان می‌دهد [۵].

^۱Phase margin

فصل ۴:


تکنیک پیشنهادی و شبیه سازی ها

۴-۱- مقدمه


همانطور که در مقالات و کارهای انجام شده گذشته دیده شد کاهش بهره VCO و کاهش حساسیت تغییرات فرکانس نسبت به ولتاژ کنترل، مسئله بسیار مهمی است که کاهش بهره باعث کاهش نویز فاز و کاهش حساسیت تغییرات فرکانسی نسبت به ولتاژ کنترل یا افزایش قابلیت تنظیم ریز فرکانس می شود و یا در PLL با کاهش بهره، پایداری مدار تضمین شده و در نتیجه PLL می تواند به خوبی در فاز مورد نظر قفل شود. عنصر فیزیکی که می تواند مستقیماً در میزان بهره VCO تاثیرگذار باشد و رکتور MOS می باشد که به علت باریک بودن محدوده خطی آن و شیب بسیار زیاد تغییرات خازن نسبت به ولتاژ کنترل، بهره یا همان K_{vco} بزرگ دارد. در این فصل ابتدا منحنی مشخصه و رفتار خروجی و رکتور MOS در حالت معمول با شبیه ساز ADS استخراج شده است. و در قسمت بعد تکنیک پیشنهادی پایان نامه، یعنی افزایش گستره خطی و رکتور MOS، مطرح و توضیح داده شده است سپس خروجی ها و منحنی مشخصه های هر کدام استخراج و با نتایج در حالت متداول مقایسه شده است. و رکتور MOS در حالت معمول و و رکتور MOS اصلاح شده با تکنیک پیشنهادی در دو VCO استفاده گردید و نهایت تغییرات و بهبود حاصل در پارامترهایی مانند گستره تنظیم ریز و نویز فاز بررسی شده است. در پایان نویز فاز بهبود یافته در VCO با چندین کار که هدف آن ها بهبود نویز فاز بوده است مقایسه گردید.

۴-۲- بررسی و رسم منحنی مشخه و رکتور MOS در حالت متداول در شبیه ساز

همانطور که در فصل دوم و سوم گفته شد استفاده از و رکتور در مداراتی که خواسته شود مقدار ظرفیت خازن نسبت به ولتاژ تغییر پیدا کند کاربرد زیادی دارد. یک نوع آن و رکتور MOS است که کاربرد بسیار زیادی در طراحی مدارات پیدا کرده اند، شکل (۴-۱) بایاس حالت $S=D=B$ و شکل (۴-۲) منحنی شبیه سازی شده در تکنولوژی $0.18\mu m$ ، مقدار ظرفیت خازنی بر حسب ولتاژ آن را نشان می دهد.



شکل (۱-۴) یک ورکتور MOS با بایاس حالت ($S=D=B$)




شکل (۲-۴) منحنی مقدار ظرفیت خازن بر حسب ولتاژ، با بایاس حالت ($S=D=B$)


همانطور که در بخش ۳-۴ توضیح داده شد، ورکتور MOS بسته به اینکه چه بایاسی داشته باشد می تواند در سه ناحیه کاری انباشتگی، وارونگی و تخلیه کار کند. شکل (۱-۴) پیکره بندی اول ورکتور MOS را نشان می دهد که منحنی مشخصه خروجی متناظر با آن در شکل (۲-۴) نشان داده شده است. این حالت بایاس به دلیل اینکه پایه های درین، سورس، و بالک به یکدیگر متصل است و یک پایه خازن را تشکیل می دهند به ساختار $S=D=B$ معروف است. در این ساختار به دلیل اینکه ورکتور MOS در هر سه ناحیه

کاری انباشتگی، وارونگی و تخلیه، با توجه به ولتاژ متغیر قرار می‌گیرد، منحنی خروجی غیر یکنوا و غیر خطی است که از معایب این نوع پیکره‌بندی است.

عیب یکنوا نبودن ساختار شکل (۴-۱) را می‌توان با پیکره‌بندی متفاوتی نسبت به حالت قبل بر طرف کرد. اگر پایه درین و سورس را به عنوان یگ گره خازن، پایه گیت به عنوان پایه دوم خازن و پایه بالک به بالاترین ولتاژ (در نوع PMOS) متصل گردد و رکتور MOS فقط در ناحیه وارونگی کار می‌کند و منحنی نزدیک به یکنوا می‌شود. شکل (۲-۵) پیکره‌بندی مذکور و رکتور MOS در شبیه ساز ADS و شکل (۲-۶) منحنی مشخصه C-V را نشان می‌دهد.



شکل (۴-۳) بایاس و رکتور MOS در حالت وارونگی.



شکل (۴-۴) منحنی مشخصه C-V و رکتور MOS در ناحیه وارونگی.

منحنی مشخصه شکل (۴-۴) یکنواخت و در محدوده m_1 تا m_2 خطی است، پس در نتیجه پیکره‌بندی دوم و اتصال بالک به ولتاژ مثبت توانسته است عیب ساختار $S=D=B$ را بر طرف کند. در منحنی بالا $m_1=0.65V$ و $m_2=0.8V$ است در نتیجه گستره خطی، بازه $0.15V$ ولتی را به خود اختصاص داده است که خود نشان دهنده شیب تند منحنی و حساسیت بالای مقدار ظرفیت خازنی نسبت به ولتاژ متغیر است.

۳-۴- تکنیک پیشنهادی: افزایش گستره خطی ورکتور MOS در ناحیه وارونگی

همانطور که در بخش (۳-۳) و بخش (۴-۲) توضیح داده شد استفاده از ورکتور MOS به خاطر چگالی زیاد در واحد سطح مد نظر طراحان است. ولی عدم یکنوایی و غیر خطی بودن منحنی دو عیب آن به شمار می‌آید. در [۱۸] برای یکنوایی و خطی شدن منحنی استفاده از ورکتور MOS در ناحیه انباشتگی پیشنهاد شد است. در ناحیه انباشتگی منحنی یکنواخت شده ولی تنها در بازه کوچکی خطی بودن منحنی مشخصه وجود دارد. در [۱۷] برای یکنوایی و خطی بودن منحنی، استفاده از ورکتور MOS در ناحیه وارونگی مد نظر قرار گرفت. در ناحیه وارونگی منحنی خطی تر و یکنوا است اما شیب تند منحنی و حساسیت بالای تغییر مقدار ظرفیت خازن نسبت به ولتاژ متغیر خود یک ایراد اساسی است که اثر مخرب خود را در نویز فاز VCO و PLL ها نشان می‌دهد.

در این پایان‌نامه هدف افزایش گستره خطی ورکتور MOS در ناحیه وارونگی است که از دو فاکتور خطی بودن و یکنوایی در ناحیه وارونگی استفاده شده است و از طرفی با تکنیکی پیشنهادی ایراد شیب تند و حساسیت زیاد تغییرات خازن نسبت به ولتاژ متغیر بهبود می‌یابد.

مشخصه یک ورکتور MOS در ناحیه وارونگی در شکل (۴-۴) نشان داده شده است. همانطور که از شکل پیدا است، بازه‌ای که منحنی خطی است در محدوده $0.65V$ تا $0.8V$ قرار داشت یعنی در ولتاژی حدود $0.15V$ منحنی رفتار خطی ولی با شیب بسیار زیاد دارد. حال اگر خواسته شود این گستره خطی حدود یک ولت تغییرات داشته باشد می‌توان با موازی کردن تعداد مشخصی ورکتور MOS به خواسته

مورد نظر رسید. می‌دانیم برآیند چند منحنی با هم، به صورت یک منحنی کلی به دست می‌آید که هر قسمت از منحنی کل حاصل جمع قسمت‌های روی هم قرار گرفته منحنی‌های جزء است. حال اگر هر ورکتور MOS دارای گستره‌ای 0.15 ولتی باشد برای داشتن گستره یک ولتی باید حدود شش عدد ورکتور MOS ($\frac{1V}{0.16V} = 6.6$) با هم موازی شوند که برآیند کل منحنی‌ها، منحنی خروجی مطلوب، که دارای گستره بیشتر و شیب کمتر است را بسازد. برای اینکه منحنی حاصل دارای گستره خطی وسیع و شیب خطی و مناسب باشد باید قسمت خطی هر ورکتور MOS پشت سر قسمت خطی ورکتور MOS بعدی هم قرار گیرد، طوری که پایان گستره خطی ورکتور اول شروع قسمت خطی ورکتور بعد باشد در نتیجه با جمع قسمت خطی هر کدام از ورکتورها با دیگر قسمت‌های غیر خطی، نمودار حاصل خطی و در حالت کلی گستره کل افزایش می‌یابد.


برای جمع قسمت خطی منحنی هر ورکتور، همانطور که گفته شد می‌توان از موازی کردن ورکتورها استفاده کرد اما برای اینکه قسمت خطی هر کدام از ورکتورها پشت سر هم قرار بگیرند باید از تغییر ولتاژ آستانه (V_{th}) متناسب با فرمول (۴-۱) استفاده کرد (۲۹-۳۰).

$$V_{th} = V_{th0} \left|_{V_{SB}=0} + \gamma (\sqrt{|2\phi_F| + V_{SB}} - \sqrt{|2\phi_F|}) \right. \quad (۴-۱)$$

که در آن γ ضریب اثر بدنه، V_{th} ولتاژ آستانه، V_{SB} ولتاژ سورس نسبت به بالک می‌باشد و $|2\phi_F|$ که مقداری برابر 0.6V دارد. با توجه به رابطه بالا و شکل (۴-۵)، اگر V_{BS} مقداری برابر صفر داشته باشد V_{th} در منحنی مکان نشان داده شده قرار دارد اما اگر V_{BS} تغییر پیدا کند، متناسب با مقدار V_{BS} ولتاژ آستانه نیز تغییر و بنابراین متناسب با آن منحنی به سمت راست جابه‌جا می‌شود.


در شکل (۴-۵) نمودار دو ورکتور با دو ولتاژ بالک متفاوت نشان داده شده است. در اولین نمودار بالک دارای ولتاژ 0.6V- است که ولتاژ آستانه در نقطه m_1 مقداری برابر 0.45V دارد. با تغییر ولتاژ بالک به 0.1V- ولتاژ آستانه با توجه به فرمول (۴-۱) تغییر پیدا کرده و باعث جابه‌جایی منحنی به سمت راست

شده است که همانطور که در شکل (۴-۵) دیده می‌شود ولتاژ آستانه با 0.5V تغییر ولتاژ بالک، 0.15V تغییر پیدا کرده است.



شکل (۴-۵) منحنی مشخصه یک ورکتور MOS در ناحیه وارونگی برای دو مقدار ولتاژ بالک 0.6V و 0.1V.


منحنی مشخصه‌های شکل (۴-۷) نشان دهنده تعداد مشخصی از ورکتورهای MOS می‌باشند که با تغییر V_{BS} ، مقدار ولتاژ آستانه هر کدام تغییر پیدا کرده و در نتیجه منحنی مشخصه‌ها به سمت راست جابه‌جایی پیدا کرده‌اند. با مقدار دهی مناسب بالک هر ورکتور MOS در عمل جابه‌جایی و پشت سر هم قرار گرفتن قسمت خطی هر ورکتور اتفاق افتاده است که حال با موازی کردن، ورکتورهای اصلاح شده می‌توان منحنی خطی‌تر با گستره بیشتر را بدست آورد. شکل (۴-۶) پیکربندی پیشنهادی یک ورکتور MOS در شبیه ساز برای رسم منحنی مشخصه C-V است که متناسب با مقادیر جدول (۴-۳) هر بار المان‌ها و ولتاژ بالک مقدار دهی شده است و متناسب با مقادیر داده شد مشخصه هر ورکتور با مقدار جابه‌جایی مد نظر بدست آمد و به صورت یک‌جا در شکل (۴-۷) نشان داده شده است.



شکل (۴-۶) مدار بایاس یک ورکتور MOS.


جدول (۴-۱) مقادیر متناسب با منحنی مشخصه‌های شکل (۴-۷) برای مدار شکل (۴-۶)

مقادیر برای شبیه سازی ورکتورهای MOS	V_1	V_2	V_3	W/L_{Mn}
ورکتور m_1	0V تا 1.2V	1V	-1.5V	$w/L=37\mu m/0.18\mu m$
ورکتور m_2	0V تا 1.2V	1V	-1V	$w/L=37\mu m/0.18\mu m$
ورکتور m_3	0V تا 1.2V	1V	-0.5V	$w/L=37\mu m/0.18\mu m$
ورکتور m_4	0V تا 1.2V	1V	0	$w/L=37\mu m/0.18\mu m$
ورکتور m_5	0V تا 1.2V	1V	0.5V	$w/L=37\mu m/0.18\mu m$
ورکتور m_6	0V تا 1.2V	1V	1V	$w/L=37\mu m/0.18\mu m$



شکل (۷-۴) منحنی مشخصه های مربوط به ورکتورهای جدول (۳-۴) که متناسب با ولتاژ بالک جابه جایی پیدا کرده است. (منحنی m_1 تا m_6 متناظر با ورکتور m_6 تا m_1 در جدول (۳-۴) است.

با توجه به منحنی مشخصه های شکل (۷-۴) می توان گفت که حال اگر تعداد مشخصی ورکتور MOS، را با هم موازی کنیم به شرط آنکه با ولتاژ بالک مناسب منحنی هر ورکتور به مقدار لازم و مناسب جابه جایی پیدا کرده باشد می توان منحنی بهبود یافته مد نظر را به دست آورد. شکل (۸-۴) ساختار کلی مدار با ورکتور MOS اصلاح شده و شکل (۹-۴) منحنی مشخصه خروجی مربوط به آن را نشان می دهد.




شکل (۸-۴) ساختار کلی مدار با چندین ورکتور MOS اصلاح شده که منحنی کل مدار مانند یک ورکتور MOS با گستره بیشتر و شیب کمتر است.

در شکل (۸-۴) ولتاژ متغیر V_1 در بازه صفر تا یک ولت تغییر می‌کند و V_2 نیز دارای یک ولت دامنه و فرکانس یک گیگاهرتز برای محاسبه مقدار ظرفیت خازن در نظر گرفته شده است. عرض و طول ترانزیستورها به ترتیب $w=37\mu m$ و $L=0.18\mu m$ انتخاب شده است. به دلیل اینکه در شبیه‌سازی نیاز است ورکتور MOS اصلاح شده با ورکتور MOS حالت متداول مقایسه شود لذا لازم است که هر دو ورکتور دارای حداقل و حداکثر ظرفیت یکسان باشند بنابراین چون شش ورکتور MOS در حالت اصلاح شده با هم موازی شده‌اند، عرض کانال ورکتور MOS متداول یعنی مقدار $220\mu m$ را بر شش تقسیم کرده که عرض هر کدام از ورکتورها در حالت اصلاح شده بدست آید. در جدول (۴-۴) مقادیر ولتاژ هر یک از منابع برای تولید ولتاژ بالک مناسب نوشته شده است.

جدول (۴-۲) مقادیر ولتاژهای بالک برای شکل (۸-۴)، که متناسب با آن منحنی هر ترانزیستور به مقدار تعیین شده جابه جایی پیدا کرده است

منابع	V_3	V_4	V_5	V_6	V_7	V_8
ولتاژ(ولت)	-1.5	-1	-0.5	0.1	0.5	1



شکل (۹-۴) منحنی مقدار ظرفیت خازن بر حسب ولتاژ متغیر با ورکتور MOS اصلاح شده.

در حالت متداول تغییر مقدار ظرفیت خازن از 0.15 pF تا 0.45 pF در محدوده 0.15 ولتی از ولتاژ متغیر یعنی از 0.65 V ولت تا 0.8 V اتفاق افتاد اما با استفاده از ورکتور اصلاح شده، بازه تغییر ظرفیت خازنی از 0.15 pF تا 0.45 pF به ازای 0.6 V ولت تغییر ولتاژ متغیر، یعنی از 0.28 V تا 0.9 V اتفاق افتاد که گستره رنج خطی 400 درصد افزایش یافته است (شکل (۴-۱۰)).


عملا با افزایش گستره خطی شیب منحنی کم شده است که این بهبود شیب در مدارات کاربردی مانند نوسان سازها اهمیت به خصوصی در کم کردن نویز فاز دارد و یا افزایش گستره خطی باعث کم شدن حساسیت در تنظیم دقیق فرکانس می شود.

در فیلتر LC یا یک تانک LC، المانی که برای کنترل به کار می رود خازن متغیر یا همان ورکتورها هستند. حالا مثلا اگر از ورکتور MOS که دارای گستره خطی بیشتر است در یک فیلتر استفاده کنیم، با تغییر مقدار ولتاژ می توانیم مقدار خازن متغیر و فرکانس متناسب با آن را با دقت بیشتر انتخاب و یا فیلتر کنیم. ولی اگر ورکتور استفاده شده دارای شیب تند باشد عملا با مقدار کمی تغییر در ولتاژ مقدار زیادی خازن و متناسب با آن فرکانس تغییر می کند که این عیب برای مواردی که نیاز باشد که تنظیمات ریز با دقت زیاد انجام دهیم مناسب نیست. افزایش گستره خطی در کاهش نویز فاز و پایداری PLL ها نیز تاثیر دارد که در ادامه مفصلا به این دو پرداخته می شود [۲۷-۲۸].


۴-۴- ورکتور MOS اصلاح شده برای نوع PMOS

تا کنون هر چه بیان شد در مورد ورکتور NMOS بود. شکل زیر منحنی خروجی ورکتور MOS اصلاح شده نوع PMOS را نشان می دهد. در این نوع ساختار نیز مانند حالت قبل با اعمال ولتاژ مناسب به بالک می توان منحنی را جابه جا کرد. در نوع PMOS با اعمال ولتاژ به بالک، منحنی به سمت چپ جابه جا می شود و ناحیه انباشتگی و وارونگی نسبت به نوع NMOS برعکس است. شکل (۴-۱۱) منحنی ورکتور MOS متداول نوع PMOS و شکل (۴-۱۲) منحنی ورکتور MOS اصلاح شده نوع

PMOS را نشان می‌دهد.



شکل (۴-۱۰) منحنی ورکتور MOS متداول نوع PMOS.




شکل (۴-۱۱) منحنی ورکتور MOS اصلاح شده نوع PMOS.

ورکتور اصلاح شده نوع PMOS نیز مانند نوع NMOS دارای گستره بیشتر نسبت به حالت متداول در بازه ظرفیت خازنی یکسان است. در حالت متداول گستره خطی از $-0.2V$ تا $-0.4V$ قرار دارد، یعنی بازه‌ای حدود 0.2 ولت، اما در منحنی ورکتور اصلاح شده با همان مقدار تغییرات خطی ظرفیت خازن

گستره تغییرات از $-0.07V$ تا -0.8 ولت کشیده شده است به عبارتی گستره خطی حدود 400 در صد افزایش یافته است.

در شکل (۴-۱۱) بازه وسیعتر شده است اما منحنی کمی از حالت خطی فاصله گرفته است. شکل (۴-۱۲) با تعداد ورکتور MOS های بیشتر و ولتاژ بالک های نزدیک به هم مجدداً اصلاح و شبیه سازی شده است. که نشان دهنده این امر است که اگر بخواهیم منحنی خطی تری داشته باشیم می بایست ولتاژ بالک و آستانه با دقت بیشتری انتخاب شود.



شکل (۴-۱۲) منحنی ورکتور MOS اصلاح شده نوع PMOS با استفاده از ۷ ورکتور موازی و منحنی خطی تر. جدول (۴-۳) مقادیر ولتاژهای بالک برای برای هفت ورکتور موازی شده با هم را نشان می دهد. در شبیه ساز، انتخاب مقادیر ولتاژ به روشی که گفته شد، یعنی تقسیم بازه 0.7 ولتی بر 0.15 ولت که گستره هر ورکتور MOS در حالت متداول است نیاز به پنج ورکتور را نشان داد ($\frac{0.7V}{0.15V} = 4.66$). منحنی خروجی با این تعداد کمی انحراف داشت که با کمی تغییر دستی و اضافه کردن دو ورکتور دیگر، منحنی به شکل مطلوب نزدیکتر شده است.


جدول (۳-۴) جدول مقادیر ولتاژ بالک برای گستره خطی 0.7V در نوع PMOS.

منابع	V ₃	V ₄	V ₅	V ₆	V ₇	V ₈	V ₉
ولتاژ (ولت)	-1.5	-1	-0.5	0.1	0.5	1.5	1.8

۴-۵- بررسی عملکرد ورکتور MOS متداول و اصلاح شده در یک VCO

بیشتر نوسان سازها برای یک گستره‌ی فرکانسی معین طراحی می‌شوند. در مدارات نیاز است که به صورت الکترونیکی فرکانس کاری نوسان سازها تنظیم شود. در نوسان سازهای LC تعیین فرکانس توسط تانک LC و با استفاده از تغییر مقدار ظرفیت خازن ورکتور انجام می‌شود. در این بخش ورکتور MOS به عنوان خازن متغیر با ولتاژ، برای تانک LC نوسان ساز استفاده شده است. دو فاکتور گستره تنظیم و نویز فاز برای حالت متداول توسط شبیه ساز اندازه گیری شده است. سپس ورکتور اصلاح شده به عنوان خازن متغیر تانک نوسان ساز مورد استفاده قرار گرفته و مجدداً گستره تنظیم فرکانس و نویز فاز استخراج و با حالت متداول مقایسه شده است.


شکل (۴-۱۳) به صورت مفهومی رفتار مطلوب یک VCO را نشان می‌دهد. در عمل با افزایش گستره تنظیم ورکتور، بهره یا همان K_{VCO} بهبود پیدا کرده است. با افزایش گستره تنظیم عملاً شیب منحنی مشخصه ورکتور کاهش پیدا کرده است و متناسب با آن چون شیب مشخصه ورکتور کاهش یافته، بهره یا همان K_{VCO} کاهش پیدا کرده است. در قسمت ۳-۹ کامل توضیح داده شد، که کاهش بهره VCO با توجه به فرمول لیسون (فرمول ۳-۳) باعث کاهش نویز فاز می‌شود [۱۱].



شکل (۴-۱۳) مشخصه VCO [۱].

۴-۵-۱ نوسان ساز با ورکتور MOS متداول


در این بخش VCO شکل (۴-۱۴) با ورکتور MOS متداول رسم و نویز فاز خروجی آن با پارامترهای جدول (۴-۴) شبیه سازی شده است.




شکل (۴-۱۴) مدار یک LC-VCO ساده.

جدول (۴-۴) مقادیر المان های شکل (۴-۱۳)

M ₁	M ₂	M ₃	M ₄
$\frac{W}{L} = \frac{7.5\mu m}{0.18\mu m}$	$\frac{W}{L} = \frac{15\mu m}{0.18\mu m}$	$\frac{W}{L} = \frac{22.5\mu m}{0.18\mu m}$	$\frac{W}{L} = \frac{22.5\mu m}{0.18\mu m}$
Varctor _{1,2}	VDD	Tail	L ₁ , L ₂
$\frac{W}{L} = \frac{300\mu m}{0.18\mu m}$	0.7V	100μA	2nH



شکل (۴-۱۵) منحنی مشخصه فرکانس خروجی نوسان ساز بر حسب ولتاژ متغییر با ورکتور حالت متداول
 مشخصه خروجی نوسان ساز شکل (۴-۱۳)، به دلیل اینکه دارای ورکتور MOS متداول است بازه
 تغییرات فرکانس نسبت به ولتاژ کنترل در ولتاژ 0.4 ولتی اتفاق افتاده است. که دارای شیب تند و
 حساسیت بالا است. با توجه به نتایج شبیه سازی بهره VCO با ورکتور متداول 3.36 GHz/V است.



شکل (۴-۱۶) منحنی نویز فاز

یک پارامتر مهم در هر نوسان ساز همانطور که گفته شد نویز فاز می باشد. مقدار نویز فاز فرکانس نوسان


ساز در نوسان ساز مذکور با ورکتور متداول برابر با -105 dBc/Hz ، در آفست فرکانسی 3.162 MHz از فرکانس مرکزی 5 GHz است. همچنین نوسان ساز دارای منبع تغذیه 0.7 V و جریان $146 \mu\text{A}$ است.

۴-۵-۲ نوسان ساز با ورکتور MOS اصلاح شده

در این قسمت مشخصه VCO شکل (۴-۱۴) با ورکتور MOS متداول رسم و نویز فاز خروجی آن با شبیه ساز اندازه گیر شده است. در بخش ۴-۵-۱ هدف نشان دادن مشخصه تغییر فرکانس خروجی بر حسب ولتاژ با ورکتور MOS متداول بود که دارای شب تند و یا بهره بالا است. در این قسمت ورکتور اصلاح شده به جای $\text{Varactor}_{1,2}$ در شکل (۴-۱۴) قرار داده شده است سپس مشخصه تغییر فرکانس خروجی و نویز فاز به ازای پارامترهای جدول (۴-۵) استخراج شده است.

جدول (۴-۵) مقادیر المان های شکل (۴-۱۷).


VDD	M ₁	M ₂	M ₃	M ₄	L ₁ ,L ₂	Varctor _{1,2}	I _{tail}
0.7V	L=0.18 μm w=7.5 μm	L=0.18 μm w=15 μm	L=0.18 μm w=22.5 μm	L=0.18 μm w=22.5 μm	2nH	L=0.18 μm w=300 μm	100 μA



شکل (۴-۱۷) منحنی مشخصه فرکانس خروجی نوسان ساز بر حسب ولتاژ تنظیم.

استفاده از ورکتور MOS متداول بازه تغییراتی در حدود $0.4V$ به ازای تغییر فرکانس از 4.2 تا 5.2 گیگا هرتز داشت که همانطور که گفته شد دارای شیب تند و در نتیجه حساسیت زیاد تغییرات فرکانس نسبت به ولتاژ کنترل است. اما در ورکتور MOS اصلاح شده این بازه تغییرات به ازای همان مقدار بازه فرکانسی به یک ولت رسید که تقریباً دوبرابر حالت متداول بهبود داشته است. با توجه به شکل (۴-۱۸) بهره VCO در این حالت 2.15 GHz/V است. که نسبت به حالت متداول 1.21 GHz کمتر، تغییرات فرکانس در ازای یک ولت تغییر ولتاژ داریم که نشان دهنده بهبود تنظیم ریز است.

در قسمت‌های قبل مفصل توضیح داده شد که یک پارامتر بسیار مهم در نوسان سازها نویز فاز است و گفته شد که با کاهش بهره VCO در فرمول لیسون منجر به کاهش نویز فاز خواهد داد. حال با ورکتور اصلاح شده مقدار نویز فاز در آفست فرکانسی 3.162 MHz از فرکانس مرکزی 5 GHz به -123.78 رسیده است و نسبت به حالت متداول و با همان توان مصرفی و آفست فرکانسی حدود 19 dB بهبود را نشان می‌دهد (شکل (۴-۱۸)).



شکل (۴-۱۸) منحنی نویز فاز.

برای مقایسه عادلانه کارایی نوسان‌ساز بهبود یافته با ورکتور MOS اصلاح شده و نوسان ساز با

ورکتور MOS حالت متداول، می توان از ضریب شایستگی^۱ استفاده نمود:

$$FOM = PN(\Delta f) - 20 \log\left(\frac{f_{osc}}{\Delta f}\right) + 10 \log(P_{VCO}) \quad (۲-۴)$$

که در آن $PN(\Delta f)$ نویز فاز در آفست فرکانسی Δf ، f_{osc} فرکانس مرکزی و P_{VCO} ، توان مصرفی بر حسب میلی وات می باشد [۳۱].

مقدار توان کشیده شده از منبع برای هر دو نوسان ساز با ورکتور اصلاح شده و متداول 0.07mw است که بعد از جایگذاری در فرمول ۲-۴ مقدار ضریب شایستگی برای نوسان ساز با ورکتور متداول، 180- و برای نوسان ساز با ورکتور اصلاح شده 199- بدست آمد که نشان دهنده بهبود عملکرد نوسان ساز در اثر کم کردن بهره نوسان ساز است. لازم به ذکر است همانطور که در فصل سوم توضیح داده شد هر چقدر مقدار نویز فاز در نوسان ساز، یک PLL کاهش یابد، پایداری PLL بیشتر می شود در نتیجه تضمین می شود که مدار در فاز تعیین شده قفل شود.

جدول (۴-۸) نویز فاز چندین نوسان ساز را با نوسان ساز دارای ورکتور اصلاح شده را نشان می دهد. در [۱۶] طراح ورکتور MOS حالت متداول را در یک VCO قرار داد است و سپس با پیکربندی های متفاوت ورکتور را در سه ناحیه انباشتگی، وارونگی، و تخلیه بایاس کرده است در نهایت بهترین ناحیه کاری را برای ورکتور MOS حالت وارونگی معرفی کرده است. که در نهایت یک VCO با نویز فاز - 137dBc/Hz در آفست فرکانسی 3MHz از فرکانس مرکزی 1.8GHz طراحی کند.

در [۲۶] فاز خروجی به عنوان نمونه توسط آشکار ساز فاز استخراج شده سپس با استفاده یک سیستم مشتق گیر اختلاف فاز خروجی ناشی از وجود نویز فاز، به ولتاژ تبدیل شده و به عنوان پیام خطا به VCO داده می شود که فاز خروجی را تغییر بدهد و تغییر فاز ناشی از نویز فاز در خروجی اصلاح می گردد. با این تکنیک تغییر فاز ناشی از نویز فاز ترانزیستور ها در یک بازه وسیع جبران گردیده است.

در [۳۲] و [۳۳] هدف طراحی یک VCO با فرکانس بالا با کمترین نویز فاز در خروجی بوده است که

^۱Figure of Merit(FOM)

طراح برای کاهش اثر نویز فاز ترانزیستور را در زیر ولتاژ آستانه بایاس کرده است.

در [۳۴] برای کاهش نویز فاز VCO از بایاسی مستقیم زیر لایه استفاده کرده است. در تحقیقات گسترده شدت وابستگی نویز $\frac{1}{f}$ تحت تاثیر سیگنال بزرگ MOSFET به خوبی شناخته شده است. لذا در این پژوهش کاهش نویز فاز را با استفاده از کاهش نویز $\frac{1}{f}$ ترانزیستور، با بایاس مستقیم زیر لایه صورت گرفت است.

جدول (۴-۶) مقایسه ضریب شایستگی چند نوسان ساز با نوسان ساز دارای ورکتور اصلاح شده.

CMOS VCO	Technology [μm]	Frequency [GHz]	Power [mW]	Phase-noise [dBc/Hz]	FOM [dBc]
[۱۶]	0.65	1.8	102	-137 [@3MHz]	-172
[۲۶]	0.18	1	5.28	-125 [@3MHz]	-167.78
[۳۲]	0.25	1.99	20	-143 [@3MHz]	-185.5
[۳۳]	0.18	10.49	0.34	-107.8 [@1MHz]	-193.8
[۳۴]	0.18	14	16	-123 [@5MHz]	-180
این کار	0.18	5	0.102	-123 [@3MHz]	-197.01

فصل ۵:

نتیجه‌گیری و پیشنهادها

امروزه وسایل الکتریکی نقشی پر رنگ و مهمی در زندگی بشر دارند و روز به روز با گذشت زمان وسایل الکتریکی و متناسب با آن، مدارات الکترونیکی در حال پیشرفت و پیچیدگی هستند که قاعدتا این پیشرفت و پیچیدگی نیاز به المان‌های بیشتر را در پی دارد. المان‌های بیشتر، نیاز به مصرف توان و سطح اشغالی بیشتر دارد. از این رو کوچک سازی و بهبود المان‌های مورد استفاده، علاقه پژوهشگران و طراحان را برانگیخته است.

یکی از مداراتی که با پیشرفت زیاد خود پیچیدگی زیادی پیدا کرده، مدارات مخابراتی هستند که همراه با این پیچیدگی، طراحی و کوچک سازی در حالت یکپارچه نیز مد نظر است. المانی که در مدارات مخابراتی کاربرد زیاد و غیر قابل حذف دارد، خازن‌های هستند که برای ارضاء خواسته، بهترین کیفیت در کمترین سطح اشغالی چندین گزینه مطرح است. در این میان خازن MOS ها به دلیل اینکه قابل پیداه سازی در فناوری CMOS بوده و از طرفی دارای چگالی بالا در واحد سطح هستند بیشتر مورد بحث و استفاده قرار گرفته اند. در این پایان نامه نوع متغیر آن، یعنی ورکتور MOS مورد بحث قرار گرفت که در حالت متداول به دلیل عدم یکنوایی و غیر خطی بودن دارای عیب بود. در مقالات تکنیک-های متعددی مانند استفاده از ورکتور MOS در حالت وارونگی یا انباشتگی مطرح شد که رفتار غیر یکنواخت و نزدیک به خطی را برای طراح فراهم می‌کرد اما به دلیل شیب زیاد منحنی مشخصه و حساسیت زیاد تغییرات خازن نسبت به تغییر ولتاژ کنترل مورد انتقاد قرار گرفت.

در این پایان نامه پیشنهاد شد که اگر مشخصه چند ورکتور که در ناحیه وارونگی بایاس شده‌اند را با ولتاژ بالک مناسب شیفت بدهیم و برآیند منحنی‌های شیفت یافته را از طریق موازی کردن ورکتورهای-MOS بدست آوریم، منحنی خروجی یکنوا و دارای گستره تنظیم بیشتری یا به بیان دیگر منحنی مشخصه دارای شیب کمتر و متناسب با آن حساسیت کمتری نسبت به ولتاژ متغیر دارد.

یک استفاده از ورکتور MOS به طور گسترده در نوسان‌سازها است. کاهش بهره یا K_{VCO} طبق فرمول لیسون باعث کاهش نویز فاز نوسان‌ساز می‌شود. کاهش K_{VCO} همچنین اثر مثبت خود را در PLL برای

پایداری بیشتر و تضمین قفل شدن نشان می‌دهد.

از این رو استفاده از ورکتور MOS اصلاح شده به خاطر چگالی بالا در واحد سطح و همچنین گستره تنظیم بالا در VCO ها پیشنهاد می‌گردد. که از مزایای استفاده از ورکتور MOS اصلاح شده بهبود و کاهش نویز فاز در VCO ها است. که در حالت مقایسه بین دو VCO همسان با ورکتورهای متداول و اصلاح شده، کاهش 19dBc/Hz نویز فاز را شاهد بودیم.


به‌طور خلاصه ابتدا مشخصه C-V ورکتور MOS متداول با شبیه ساز ADS در تکنولوژی $0.18\mu\text{m}$ رسم شد، سپس با موازی کردن تعداد مشخصی ورکتور MOS که با تغییر ولتاژ بالک آنها، نمودار خروجی جابه‌جایی پیدا کردند، به یک منحنی خطی با گستره تنظیم بیشتر دست پیدا شد. در پایان دو ورکتور حالت متداول و اصلاح شده در یک VCO یکسان مورد استفاده قرار گرفت که VCO با ورکتور اصلاح شده، دارای بهره کمتر و نویز فاز کمتر نسبت به VCO با ورکتور متداول بود.

پیشنهاد می‌شود برای ادامه این کار، ورکتور MOS اصلاح شده در مدار PLL و فیلترهای قابل تنظیم مورد بررسی قرار گیرد. همانطور که در پایان نامه توضیح داده شد، کاهش نویز فاز در VCO یک PLL، باعث پایداری بهتر حلقه می‌شود از این رو می‌توان با شبیه سازی و استفاده از ورکتور MOS اصلاح شده نتیجه پایداری PLL و قفل شدن بهتر حلقه را بررسی نمود. همچنین در فیلترهای مخابراتی که تنظیم ریز و دقیق مد نظر است از ورکتور MOS اصلاح شده استفاده شود.

پیوست

۱-۵- محاسبه و رسم مقدار خازن ورکتور MOS در ADS

در نرم افزار ADS امکان محاسبه و رسم ظرفیت خازنی بر حسب ولتاژ متغیر به صورت مستقیم وجود ندارد. لذا برای محاسبه و رسم نمودارها باید از یک روش استفاده شود. از قبل می دانیم که در یک شاخه که خازن وجود دارد اگر ولتاژ گره را به جریان عبوری از آن تقسیم شود مقدار X_C یا همان امپدانس خازنی به دست می آید. در شکل (۱-۶) با تقسیم ولتاژ ac گیت ترانزیستور (گره A) به جریان گیت، مقدار امپدانس خازنی ورکتور MOS، (X_C) محاسبه می شود از طرفی مقدار فرکانس به صورت دستی در نرم افزار روی 2 GHz مقدار دهی می شود سپس در معادله (۸-۲) با مقداردهی و محاسبه هر یک از پارامترها، مقدار خازن محاسبه می شود.



شکل (۱-۵) مدار بایاس یک ورکتور برای محاسبه خازن آن

$$X_C = \frac{1}{2\pi * f * C} \rightarrow C = \frac{1}{2\pi * f * X_C} \quad (۱-۵)$$


که در رابطه (۱-۶)، f ، مقدار فرکانس منبع ac، C ظرفیت خازنی ورکتور MOS و X_C امپدانس خازنی ورکتور MOS که برابر است با:

$$X_c = \frac{AC.a}{AC.I_Probe1.i} \quad (2-5)$$

حال برای رسم نمودار و دیدن نمودار خروجی ابتدا معادله زیر را که روش محاسبه X_c است در غالب یک Equation در ADS می نویسیم:

$$Eqn \rightarrow C = \frac{1}{(2*\pi*freq*abs(\frac{AC.a}{AC.I_Probe1.i}))} \quad (3-5)$$

سپس برای رسم، محور افقی را برای ولتاژ متغیر یا همان V_{tune} ، مقدار دهی و محور عمودی را برای ظرفیت خازنی که در قالب یک Eqn نوشتیم تنظیم می کنیم. نمودار مقدار ظرفیت خازنی بر حسب مقادیر متفاوت ولتاژ متغیر به صورت شکل ۳-۸ رسم می شود.




شکل (۲-۵) نمودار مقدار ظرفیت خازنی بر حسب مقادیر ولتاژ متغیر

۲-۵- رسم منحنی مشخصه فرکانس نوسان ساز بر حسب ولتاژ متغیر

همانطور که در ابتدا گفته شد در نرم افزار امکان مستقیمی برای رسم فرکانس یک نوسان ساز بر حسب ولتاژ متغیر (V_{tune}) وجود ندارد. لذا مانند روش قسمت ۵-۱ باید از تکنیک دیگر برای رسم نمودار استفاده شود. در مرحله اول بعد از رسم شماتیک مدار نوسان ساز، گره خروجی نام گذاری می شود سپس با استفاده از شبیه سازی Harmonic Balance مدار اجرا و شبیه سازی باید شود. در زبانه تنظیمات متغیری که جاروب می شود انتخاب می گردد که در این شبیه سازی مقدار V_{tune} به عنوان متغیر تنظیم شده است، برای V_{tune} حالت خطی و بازه از ۲- ولت تا ۲+ ولت در نظر گرفت شده است.

با اجرای نرم افزار و انجام شبیه سازی برای رسم مشخصه فرکانس، محور عمودی برای فرکانس تولید شده و محور افقی برای ولتاژ متغیر باید تنظیم گردد.

به طور مستقیم انتخاب محور عمودی برای فرکانس امکان پذیر نمی باشد. برای دیدن نمودار خروجی ابتدا یک Rectangular Plot انتخاب کرده سپس با انتخاب گره خروجی هارمونیک های خروجی بر حسب ولتاژ V_{tune} نمایش داده می شود. حال با باز کردن پنجره Trace Options، به جای عبارت $(dBm(HB.c[::,1])$ با نوشتن عبارت $([HB.freq[::,1])$ ، پنجره نمودار خروجی مانند شکل (۶-۳) نمایش داده می شود.



شکل (۵-۳) نمودار فرکانس خروجی نوسان ساز بر حسب ولتاژ متغیر

مراجع

- [1] Sh. Sanford Chu and S. Sun, "MIM Capacitor Integration for Mixed-Signal/RF Applications", *IEEE TRANSACTIONS ON ELECTRON DEVICES*, VOL. 52, PP.1399-1409, JULY 2005
 - [2] P. Chiu and M. Ker, "Metal-layer capacitors in the 65 nm CMOS process and the application for low-leakage power-rail ESD clamp circuit". *Microelectronics Reliability*, pp 64–70, Hsinchu, Taiwan, September 2013.
 - [3] Z. chunzizng, Y. LU and m. LI, "A high performance MIM capacitor using HfO₂ dielectrics". *IEEE Electr Device letters*, pp. 514–6, vol. 23, Sept. 2002.
 - [4] K. Leelavattananon, C. Toumazou, and J.B. Hughes, "Bala Compensation for Highly Linear MOSFET Gate Capacitor Branch," *Electronics Letters Online*, NO. 19990992, 6 July 1999.
 - [5] B. Razavi, RF Microelectronics. September 2011. Second Edition. U.S. Corporate and Government Sales. Library of Congress Cataloging-in-Publication Data.
 - [6] A. Tombak and A. Mortazawi, "A varactor diode based predistortion circuit", *Microwave Symposium Digest, IEEE MTT-S International*, VOL 2, PP. 689-692, June 2004.
 - [7] M. K. Salleh and I. Pasya, "Tuning circuit using varactor diode for tunable bandstop resonator", *IEEE Symposium on Wireless Technology and Applications (ISWTA)*, PP. 17-20, Sept. 2011.
 - [8] C. Siu, K. Iniewski and S. Mirabbasi, "CHARACTERIZATION AND MODELING OF ACCUMULATION-MODE MOSVARACTORS", *Canadian Conference on Electrical and Computer Engineering*, PP 1554 – 1557, May 2005.
- [۹] مومنی م، (۱۳۹۲)، " کاهش نویز در اسیلاتور کنترل شونده با ولتاژ تکنولوژی CMOS از طریق تزریق سیگنال کوچک"، موسسه غیر انتفاعی سجاد مشهد.
- [۱۰] رئیسی اردلی ص، (۱۳۸۹)، "تحلیل و بررسی نویز فاز در نوسان ساز هارتلی، دانشکده مهندسی برق و کامپیوتر، دانشگاه صنعتی نوشیروانی.
- [11] Pedram Sameni and K. Iniewski, "Modeling and characterization of VCOs with MOS Varactor for RF Transceivers", *EURASIP Journal on Wireless Communications and Networking*, VOL. 2006, PP. 1-12, January 2006.
 - [12] A. Hajimiri and T. H. Lee, "A General Theory of Phase Noise in Electrical Oscillators," *IEEE journal of Solid State Circuits*, Vol. 33, No. 2, 1998, pp. 179-194.
 - [13] H.-F. Teng, S.-L. Jang and M. H. Juang, "A Unified Model for High-Frequency Current Noise of MOSFETs," *Solid-State Electronics*, Vol. 47, , pp. 2043- 2048, No. 11, 2003.
 - [14] J. Shin and et al., "A Wideband Fractional-N Frequency Synthesizer with Linearized Coarse-Tuned VCO for UHF/VHF Mobile Broadcasting Tuners," *IEEE Asian Solid-State Circuits Conference*, pp. 440 – 443, Jeju, Nov. 2007.
 - [15] B. Razavi, "A 1.8-GHz CMOS voltage-controlled oscillator," in *IEEE Int. Solid-State Circuits Conf. Dig. Tech. Papers*, 1997, pp. 388–389

- [16] P. Andreani, S. Mattisson, "On the Use of MOS Varactors in RF VCO's", *IEEE JOURNAL OF SOLID-STATE CIRCUITS*, VOL. 35, PP.905-910, JUNE 2000.
- [17] R. Lee Bunch, "Large-Signal Analysis of MOS Varactors in CMOS Gm LC VCOs," *IEEE JOURNAL OF SOLID-STATE CIRCUITS*, VOL. 38, NO. 8, pp.1325-1332, AUGUST 2003.
- [18] P. Sameni, C. Siu, K. Iniewski, and other, "CHARACTERIZATION AND MODELING OF ACCUMULATION-MODE MOSVARACTORS", *IEEE CCECE/CCGEI, Saskatoon*, PP. 1554-1557, May 2005.
- [19] H. Yoshizawa, G. Temesl, P. Ferguson Jr.2, and F. Krummenacher, "Novel Design Techniques for High-Linearity MOSFET-Only Switched-Capacitor Circuits," *Digest of Technical Papers Symposium on VLSI Circuits*, pp. 152 – 153, Honolulu, HI, USA, June 1996.
- [20] M. danaie, H. Aminzadeh, and S. Naseh, "On the Linearization of MOSFET Capacitors," *IEEE International Symposium on Circuits and Systems (ISCAS)*, pp. 1943 – 1946, New Orleans, LA, May 2007.
- [21] H. Yoshizawa, G. Temesl, P. Ferguson Jr.2, and F. Krummenacher, "Novel Design Techniques for High-Linearity MOSFET-Only Switched-Capacitor Circuits," *Digest of Technical Papers Symposium on VLSI Circuits*, pp. 152 – 153, Honolulu, HI, USA, June 1996.
- [22] H. Yoshizawa and G.C. Temes, "High-Linearity Switched-Capacitor Circuits in Digital CMOS Technology", *IEEE Int. Symp. on Circuits and Sys.*, pp. 1029-1032, 1995.
- [23] A.T. Behr, M.C. Schneider, S.N. Filho and (3.G. Montoro. "Harmonic Distortion Caused by Capacitors Implemented with MOSFET Gates," *IEEE J. Solid-state Circuits*. vol. 27, pp. 1470-1475, 1992.
- [24] D. Hee Lee, B. Seok Oh, H. Im and W. Jung, "Linearization of Frequency Tuning in Voltage Controlled Oscillator by Using pMOS Varactors," *Journal of the Korean Physical Society*, pp. S941-S943, Vol. 45, December 2004,
- [۲۵] [لطفی نیستانک ع، هراتی ایرانی م، مومنی م، (۱۳۸۹)، ADS، افقی نو در طراحی سیستم‌های مخابراتی، انتشارات جهد دانشگاهی، قم
- [26] D. Mavridis and K. Efstathiou, "A VCO's Phase-Noise Reduction Technique", *IEEE J. Solid State Circuits*, vol. 41, pp. 2720-2728, Dec., 2006.
- [27] L. Zhenrong, Z. Yiqi, J. Gang and Other, "A 2.4 GHz high-linearity low-phase-noise CMOS LC-VCO based on capacitance compensation", *Journal of Semiconductors*, Vol. 31, No. 7, PP. 075005-1-075005-6, July 2010
- [28] Y. Chung Chiang and Y. Hsin Chang, "A Back-Gate Coupling QVCO with Kvco Linearization Technique", *IEEE International Symposium on Radio-Frequency Integration Technology*, PP.108-110, 2009.
- [29] N.C.C. Lu et al., "modeling and optimization of monolithic polycrystalline silicon resistors," *IEEE Trans. Electron Devices*, vol. ED-28, pp. 818-830, July 1981.
- [30] V. Macaitis, V. Barzdenas, and R. Navickas, "Design of 4.48–5.89 GHz LC-VCO in 65 nm RF CMOS Technology", *Elektronika ir elektrotechnika*, ISSN, VOL. 20, NO. 2, PP.44-47, August 2013.
- [31] J. Crols and M. S. J. Steyaert, "A single-chip 900 MHz CMOS receiver front-end with a high performance low-IF topology," *IEEE J. Solid-State Circuits*. vol. 30, pp. 1483– 1492, Dec. 1995.
- [32] M. Tiebout, "Low-Power Low-Phase-Noise Differentially Tuned Quadrature VCO Design in Standard CMOS", *IEEE Journal of solid-state*, VOL. 36, NO. 7, pp. 1018-1024, JULY 2001

- [33] D. Fathi , A. Gorbani Nejad, “Ultra-Low Power, Low Phase Noise 10 GHz LC VCO in the Subthreshold Regime”, *Circuits and Systems*, pp. 350-355, February 2013.
- [34] D. Siprak , M. Tiebout, P. Baumgartner, “Reduction of VCO Phase Noise through Forward Substrate Biasing of Switched MOSFET”, *IEEE Solid-State Circuits Society*, pp. 326-329, November 2008.

Abstract:

The use of electronic systems in our lives is growing fast. With development at electronic systems, demands and is increased and new challenges in analog and digital integrated circuit design has been created.

The possibility of using a combination of analog and digital circuits to implement a system on a single chip has many advantages such as decreasing costs and size of electronic devices.

CMOS IC usually requires only a Poly-Si layer. In some special cases second layer is needed, for example to obtain linear capacitors (i.e. making PIP capacitor). This second layer causes increase in the cost and area. For solving these problems MOS varactor is suggested.

MOS varactor can be made with single poly silicon layer and is controlled by tuning voltage. The main problem in conventional MOS varactors is their nonlinear behavior of their capacitance to tuning voltage that decreases the performance circuits. The narrow bands of linearity range lead to a fast slope in the capacity to voltage curve and increase sensitivity to noise.

In this thesis a new MOS varactor configuration is proposed to decrease the nonlinearity and increase the linear range. In the proposed structure firstly the gate voltage for linear range is extracted. By applying the appropriate voltage to bulk of the varactor the threshold voltage can be changed and the C-V curve of the varactor is shifted. Using this idea and paralleling a certain number of varactors with different threshold voltages (i.e. different bulk-source voltages), the linear parts of C-V curve of each varactor is added to the others and a varactor with wider C-V curve can be obtained.

Finally based on simulation results the linear voltage range has been increased from 0.3V in conventional structure to 0.9 V in the proposed configuration.

Keywords: MOS Varactor, integrated circuit, CMOS, Linear range, L-C VCO



Shahrood University of Technology

Faculty of Kharazmi pardis

MSc thesis in Science in Electrical Engineering

MOS Varactor Linearization Using Body Effect

BY:Ali Karimi

Supervisor:

Dr Emad Ebrahimi

September 2016