

دانشگاه صنعتی شاهرود  
دانشکده مهندسی برق و روباتیک

پایان نامه کارشناسی ارشد برق / قدرت

عنوان

# طراحی و شبیه سازی یک بازگرداننده دینامیکی ولتاژ با استفاده از مبدل اصلاح ضریب توان

محقق: محمد مهدی جعفری کنگ

استاد راهنما: دکتر علی دستفان  
استاد مشاور: دکتر محمد توکلی بینا

دی ماه

۱۳۸۵

"بنده کسی فواهم بود که مرا یک مرف بیاموزد"

امام علی<sup>(ع)</sup>

از زحمات استاد رهنمای گرانقدر فود جناب آقای دکتر علی دستفان به فاطر راهنمایی‌های ارزشمند ایشان در طول انجام پایان نامه صمیمانه متشکریم.  
از جناب آقای دکتر محمد توکلی بینا استاد مشاور بنده به فاطر اطلاعات کاربردی مفیدی که در اختیار بنده قرار داده‌اند نیز کمال تشکر را داریم.

محمد مهدی معفری

زمستان ۱۳۸۵

اگرچه اندک ولی ..

تقدیم به همسر مهربانم

## چکیده

یکی از ابزارهای حالت مورد استفاده برای جبرانسازی فلش ولتاژ، بازگرداننده دینامیکی ولتاژ (DVR) است. بخشهای اصلی یک DVR بخش ذخیره‌ساز انرژی الکتریکی، اینورتر (مبدل ولتاژ DC به AC) و بخش کنترل DVR می‌باشند

در این پایان‌نامه پس از معرفی قسمت‌های مختلف DVR و استراتژی‌های کنترلی آن، چند روش کنترلی برای سخت افزار DVR متشکل از یکسوساز دیودی سه فاز و اینورتر پل سه فاز مورد بررسی قرار گرفته‌اند. کنترل پیشخور و کنترل پسخور به همراه روش کلیدزنی SVM و یک روش کنترلی مبتنی بر کلیدزنی به روش باند هیستریزس شیوه‌های کنترلی هستند که مورد بررسی قرار گرفته شده‌اند. عدم ثبات ولتاژ بخش DC و کشیدن جریان هارمونیک از شبکه از معایب DVR معمولی هستند بنابراین در این گزارش به کمک یک یکسوساز افزایشنده ساده و یک اینورتر پل سه فاز، ساختار جدیدی طراحی و پیشنهاد شده است که قادر است جبرانسازی فلش ولتاژ را بهتر از سخت افزار اول انجام داده و از طرفی جریانی تقریباً سینوسی از خط دریافت کند. همچنین روشهای کلیدزنی به کار گرفته شده برای اینورتر پل سه فاز که در ساختارها استفاده شده است، امکان جبرانسازی مؤلفه توالی صفر ولتاژ را نیز تا حد قابل قبولی فراهم آورده‌اند. شبیه سازی‌ها با استفاده از نرم افزار SIMULINK-MATLAB انجام شده‌اند و در تمامی آنها شناسایی خطا به کمک یک حلقه فاز قفل شده نرم افزاری صورت گرفته است. استراتژی جبرانسازی ولتاژ نیز از نوع همفاز می‌باشد.

**واژگان کلیدی:** فلش ولتاژ، بازگرداننده دینامیکی ولتاژ، مدولاسیون فضای برداری، کلیدزنی به روش

باند هیستریزس، یکسوساز افزایشنده، اصلاح ضریب توان

## فهرست

۱	<b>فصل اول: مقدمه‌ای بر فلش ولتاژ</b>
۲	۱-۱ فلش ولتاژ
۳	۲-۱ علل رخداد فلش ولتاژ و رده بندی آن
۴	۳-۱ جبرانسازی فلش ولتاژ
۵	۱-۳-۱ واحد موتور و ژنراتور
۵	۲-۳-۱ منابع تغذیه قطع ناشدنی UPS
۶	۳-۳-۱ ترانسفورماتورهای فرورزونانسی
۷	۴-۳-۱ تنظیم کننده ولتاژ استاتیکی SVR
۷	۵-۳-۱ وسایل ذخیره کننده انرژی مغناطیسی از نوع ابر رسانایی SMES
۸	۶-۳-۱ جبرانسازهای استاتیکی
۸	۱-۶-۳-۱ جبرانسازهای استاتیکی موازی
۹	۲-۶-۳-۱ جبرانساز استاتیکی سری
۱۱	۳-۶-۳-۱ جبرانسازهای استاتیکی سری موازی
۱۱	۴-۱ فصل بندی پایان نامه
۱۴	<b>فصل دوم: سخت افزار DVR</b>
۱۵	مقدمه
۱۵	۱-۲ ساختارهای ممکن برای اینورتر DVR
۱۵	۱-۱-۲ ساختار پل سه فاز ساده
۱۶	۲-۱-۲ ساختار تمام پل
۱۷	۳-۱-۲ ساختارهای چند سطحی
۱۹	۴-۱-۲ قابلیت تولید مؤلفه توالی صفر
۲۰	۲-۲ بخش اعمال ولتاژ
۲۰	۱-۲-۲ اتصال ترانسفورماتور تزریق
۲۰	۲-۲-۲ اشباع در ترانسفورماتور
۲۳	۳-۲-۲ ساختار های DVR بدون ترانسفورماتور
۲۳	۱-۳-۲-۲ ایزولاسیون الکتریکی
۲۴	۲-۳-۲-۲ افزایش ولتاژ
۲۶	۳-۳-۲-۲ ظرفیت جبرانسازی DVR
۲۷	۴-۲-۲ فیلتر خروجی DVR

۲۹	۱-۴-۲-۲ طراحی فیلتر سمت خط	
۳۰	۲-۴-۲-۲ طراحی فیلتر سمت اینورتر	
۳۱	بخش ذخیره‌ساز انرژی	۳-۲
۳۱	۱-۳-۲ ساختارهای ممکن برای بخش ذخیره ساز انرژی	
۳۲	۲-۳-۲ تنظیم کننده ولتاژ بخش ذخیره ساز انرژی	
۳۲	۱-۲-۳-۲ یکسوساز سه فاز معمولی	
۳۴	۲-۲-۳-۲ مبدل‌های DC به DC	
۳۵	۳-۲-۳-۲ مبدل‌های اصلاح ضریب توان PFC	
۳۶	۴-۲-۳-۲ یکسوساز دیودی به همراه مبدل DC به DC در خروجی آن	
۳۹	۵-۲-۳-۲ یکسوسازهای با ساختار اینورتری	
۳۹	۶-۲-۳-۲ یکسوساز های سه فاز قابل کنترل	
۴۲	۷-۲-۳-۲ فیلتر ورودی یکسوساز	
۴۴	<b>فصل سوم: تشخیص خطا و روشهای کنترل DVR</b>	
۴۵		مقدمه
۴۵	۱-۳ روشهای تشخیص و شناسایی خطا	
۴۵	۱-۱-۳ حلقه فاز قفل شده (PLL)	
۵۰	۲-۱-۳ شناسایی اغتشاش به کمک مؤلفه‌های متقارن	
۵۱	۱-۲-۱-۳ روش حذف سیگنال تأخیری (DSC)	
۵۳	۲-۲-۱-۳ روش توالی مثبت دلخواه (FPS)	
۵۵	۳-۲-۱-۳ روش حداقل مربعات باز گشتی RLS	
۵۹	۳-۱-۳ تشخیص خطا در سیستمهای چهارسیمه	
۵۹	۴-۱-۳ شناسایی فلش ولتاژ به کمک تبدیل فوریه	
۶۱	۵-۱-۳ شناسایی فلش ولتاژ به کمک تبدیل ویولت	
۶۴	روشهای کنترل ولتاژ خروجی DVR و جبرانسازی ولتاژ	۲-۳
۶۴	۱-۲-۳ ساختارهای کنترلی DVR	
۶۴	۱-۱-۲-۳ ساختار کنترل پیشخور	
۶۵	۲-۱-۲-۳ ساختار کنترل پسخور	
۶۶	۲-۲-۳ استراتژی های جبرانسازی ولتاژ	
۶۶	۱-۲-۲-۳ جبرانسازی قبل از خطا (جبرانسازی کامل)	
۶۹	۲-۲-۲-۳ جبرانسازی حداقل ولتاژ (همفاز)	
۷۰	۳-۲-۲-۳ جبرانسازی حداقل انرژی	

۷۳	۳-۲-۳ محدودیتها در کنترل DVR
۷۳	۱-۳-۲-۳ محدودیت در ولتاژ تزریقی
۷۴	۲-۳-۲-۳ محدودیت در توان تزریقی
۷۴	۳-۳-۲-۳ محدودیت در انرژی ذخیره شده
۷۵	۳-۳ روشهای کلیدزنی اینورتر
۷۶	۱-۳-۳ روش باند هیستریزس
۷۷	۲-۳-۳ روش مدولاسیون پهنای پالس سینوسی SPWM
۷۸	۳-۳-۳ مدولاسیون فضای برداری SVM
۷۸	۱-۳-۳-۳ اینورتر پل سه فاز ساده سه سیمه
۸۲	۲-۳-۳-۳ اینورتر پل سه فاز با سیم چهارم
۸۵	<b>فصل چهارم: طراحی DVR پیشنهادی</b>
۸۶	مقدمه
۸۶	۱-۴ سخت افزارهای طراحی شده برای DVR
۸۶	۱-۱-۴ ترکیب اینورتر سه فاز و یکسوساز سه فاز معمولی
۸۶	۱-۱-۱-۴ بخش یکسوساز و ذخیره ساز انرژی
۸۷	۲-۱-۱-۴ ترانسفورماتور تزریق و فیلتر خروجی
۸۸	۲-۱-۴ ترکیب اینورتر سه فاز و یکسوساز افزایشده سه فاز
۹۳	۲-۴ طراحی بخش کنترل
۹۳	۱-۲-۴ ساختار کنترل پیشخور و کلیدزنی به روش SVM
۹۳	۱-۱-۲-۴ انتخاب روش کلیدزنی
۹۵	۲-۱-۲-۴ طراحی بخش شناسایی و تشخیص فلش ولتاژ
۹۸	۲-۲-۴ ساختار کنترل پسخور و کلیدزنی به روش SVM
۱۰۰	۳-۲-۴ ساختار کنترلی مبتنی بر کلیدزنی به روش باند هیستریزس
۱۰۳	<b>فصل پنجم: شبیه سازی</b>
۱۰۴	۱-۵ نتایج شبیه سازی روشهای کنترل ساختار DVR و یکسوساز سه فاز
۱۰۵	۱-۱-۵ ساختار DVR و یکسوساز سه فاز معمولی ( کنترل پیشخور و مدولاسیون SVM)
۱۰۵	۲-۱-۵ ساختار DVR و یکسوساز سه فاز معمولی (کنترل پسخور و مدولاسیون SVM)
۱۱۰	۳-۱-۵ ساختار DVR و یکسوساز سه فاز معمولی (کنترل پیشخور و مدولاسیون باند هیستریزس)
۱۱۶	هیستریزس)

## فهرست شکلها


- شکل ۱-۱: شبکه شعاعی ساده ۳
- شکل ۲-۱: دیاگرام برداری رده بندی فلشهای ولتاژ ۴
- شکل ۳-۱: سیستم موتور - ژنراتور ۵
- شکل ۴-۱: منبع تغذیه قطع ناشدنی ۶
- شکل ۵-۱: ترانسفورماتور فرورزونانسی ۶
- شکل ۶-۱: تنظیم کننده ولتاژ استاتیکی ۷
- شکل ۷-۱: جبران ساز استاتیکی موازی ۹
- شکل ۸-۱: جبران فلش ولتاژ به کمک جبران ساز استاتیکی موازی ۹
- شکل ۹-۱: جبران ساز استاتیکی سری ۱۰
- شکل ۱۰-۱: جبران فلش ولتاژ به کمک جبران ساز استاتیکی سری ۱۰
- شکل ۱۱-۱: جبران ساز استاتیکی سری موازی ۱۱
- شکل ۱-۲: شمای یک فاز اینوتر نیم پل ۱۶
- شکل ۲-۲: شمای یک فاز اینوتر تمام پل ۱۷
- شکل ۳-۲: ساختار اینوتر سه سطحی از نوع NPC ۱۸
- شکل ۴-۲: ساختار اینوتر سه سطحی با ترکیب چهار اینوتر تکفاز ۱۸
- شکل ۵-۲: اینوتر پل سه فاز چهار سیمه ۱۹
- شکل ۶-۲: شار یک ترانسفورماتور تزریق تحت شرایط فلش ولتاژ نامتقارن ۲۱
- شکل ۷-۲: باز گرداننده دینامیکی ولتاژ با اینوتر تمام پل [۱۳] ۲۴
- شکل ۸-۲: استفاده از بخشهای DC مجزا برای ایزولاسیون [۱۳] ۲۵
- شکل ۹-۲: ساختار سوئیچهای سری ۲۶
- شکل ۱۰-۲: ساختار اینوترهای سری ۲۶
- شکل ۱۱-۲: فیلترهای سمت خط و سمت اینوتر تر یک DVR ۲۸
- شکل ۱۲-۲: مدار معادل DVR و فیلترهای (a) سمت اینوتر تر و سمت خط (b) ۲۹
- شکل ۱۳-۲: جبران سازی فلش ولتاژ در دو فیدر مجاور با ترکیب دو DVR ۳۲
- شکل ۱۴-۲: مبدلهای DC به DC ساده ۳۴
- شکل ۱۵-۲: یکسوساز افزاینده تکفاز همراه با حلقه کنترل ولتاژ خروجی ۳۷
- شکل ۱۶-۲: شکل موج جریان سلف در دو حالت جریان پیوسته (چپ) و گسسته (راست) ۳۸
- شکل ۱۷-۲: کنترل ولتاژ خروجی و جبران ورودی در یک مبدل PFC ۳۸
- شکل ۱۸-۲: یکسوساز اینوترتری افزاینده (چپ) یکسوساز اینوترتری کاهنده (راست) ۳۹
- شکل ۱۹-۲: یکسوساز سه فاز با ورودی و خروجی قابل کنترل با ترکیب واحدهای تکفاز ۴۰



- شکل ۲-۲۰: مدل دینامیکی یکسوساز سه فاز قابل کنترل در مد جریان گسسته
- شکل ۲-۲۱: یکسوساز سه فاز وینا
- شکل ۲-۲۲: یکسوساز سه فاز افزایشنده
- شکل ۳-۱: حلقه قفل شده فاز سخت افزاری
- شکل ۳-۲: حلقه فاز قفل شده نرم افزاری
- شکل ۳-۳: دیاگرام بلوکی SPLL
- شکل ۳-۴: دیاگرام برداری ولتاژهای شبکه و SPLL
- شکل ۳-۵: دیاگرام برداری ولتاژهای توالی مثبت و منفی در مختصات  $\alpha\beta$
- شکل ۳-۶: دیاگرام بلوکی روش DSC
- شکل ۳-۷: دیاگرام بلوکی روش FPS
- شکل ۳-۸: روند نمای روش RLS
- شکل ۳-۹: تکنیک پنجره لغزان
- شکل ۳-۱۰: توابع ویولت نمونه (ضریب مقیاس از چپ به راست کاهش یافته است)
- شکل ۳-۱۱: ساختار نمونه برداری و تحلیل داده ها در تبدیل ویولت
- شکل ۳-۱۲: جبرانسازی دامنه و فاز (a) فلش ولتاژ با جهش فاز (b) فلش ولتاژ بدون جهش فاز
- شکل ۳-۱۳: جبرانسازی به کمک PLL (ساختار کنترل پیشخور)
- شکل ۳-۱۴: جبرانسازی به کمک تجزیه مؤلفه‌های متقارن (ساختار کنترل پیشخور)
- شکل ۳-۱۵: جبرانسازی همفاز
- شکل ۳-۱۶: دیاگرام برداری جبرانسازی حداقل انرژی
- شکل ۳-۱۷: دیاگرام برداری حالت‌های تزریق ولتاژ
- شکل ۳-۱۸: نمودار توان ولتاژ تزریقی بر حسب توان تزریقی [۲۵]
- شکل ۳-۱۹: محدودیت‌های یک DVR در جبرانسازی ولتاژ
- شکل ۳-۲۰: مدولاسیون باند هیستریزس
- شکل ۳-۲۱: مدولاسیون پهنای پالس سینوسی
- شکل ۳-۲۲: اینورتر سه فاز نیم پل
- شکل ۲-۲۳: وضعیت بردارها در صفحه  $\alpha\beta$
- شکل ۳-۲۴: اینورتر نیم پل چهار سیمه
- شکل ۴-۱: جریان ورودی یکسوساز سه فاز
- شکل ۴-۲: طیف هارمونیک جریان ورودی یکسوساز سه فاز
- شکل ۴-۳: شمای کلی سیستم طراحی شده
- شکل ۴-۴: شکل موج جریان ورودی پس از قرار دادن فیلتر EMI
- شکل ۴-۵: طیف هارمونیک جریان ورودی یکسوساز افزایشنده بعد پس از قرار دادن فیلتر EMI

- شکل ۴-۶: ولتاژ خروجی یکسوساز افزاینده ۹۲
- شکل ۴-۷: طیف هارمونیک ولتاژ تولید شده به کمک الگوریتم کلید زنی اینورتر سه سیمه ۹۴
- شکل ۴-۸: طیف هارمونیک ولتاژ تولید شده به کمک الگوریتم کلید زنی اینورتر چهارسیمه ۹۴
- شکل ۴-۹: یک نمونه ولتاژ نامتعادل تولید شده به کمک الگوریتم SVM چهارسیمه ۹۴
- شکل ۴-۱۰: خروجی یک SPLL کند ۹۶
- شکل ۴-۱۱: خروجی یک SPLL سریع ۹۶
- شکل ۴-۱۲: مؤلفه های توالی های مثبت و منفی ولتاژهای سه فاز محاسبه شده به روش DSC ۹۷
- شکل ۴-۱۳: مؤلفه های توالیهای مثبت و منفی ولتاژهای سه فاز محاسبه شده به روش RLS ۹۸
- شکل ۴-۱۴: بخش تولید ولتاژ مرجع در ساختار کنترل مبتنی بر باند هیستریزس ۱۰۰
- شکل ۴-۱۵: بخش تولید فرمانهای کلیدزنی در مدولاسیون باند هیستریزس ۱۰۱
- شکل ۴-۱۶: طیف هارمونیک ولتاژ تولید شده به کمک باند هیستریزس  $HB=0/01$  ۱۰۲
- شکل ۴-۱۷: طیف هارمونیک ولتاژ تولید شده به کمک باند هیستریزس  $HB=0/001$  ۱۰۲
- شکل ۴-۱۸: یک نمونه ولتاژ نامتعادل فیلتر شده خروجی توسط روش باند هیستریزس ۱۰۲
- شکل ۵-۱: جبرانسازی فلش ولتاژ ۳۰٪ توسط ساختار اول، روش کلیدزنی SVM و کنترل پیشخور ۱۰۷
- شکل ۵-۲: جریان فازهای A و B و ولتاژ بخش DC در حالت اول ۱۰۷
- شکل ۵-۳: توان اکتیو و راکتیو تزریقی به خط توسط DVR در حالت اول ۱۰۸
- شکل ۵-۴: جبرانسازی فلش ولتاژ نامتعادل همراه با توالی صفر به کمک ساختار اول و کلیدزنی SVM ۱۰۹
- شکل ۵-۵: جریان فازهای a و b و ولتاژ بخش DC در جبرانسازی فلش ولتاژ نامتعادل به کمک ساختار اول و کلیدزنی SVM ۱۰۹
- شکل ۵-۶: جبرانسازی فلش ولتاژ ۵۰٪ توسط ساختار اول و مدولاسیون SVM و کنترل پیشخور ۱۱۰
- شکل ۵-۷: جبرانسازی فلش ولتاژ ۳۰٪ توسط ساختار اول و کنترل پسخور ۱۱۲
- شکل ۵-۸: جریان ورودی یکسوساز و ولتاژ بخش DC در جبرانسازی فلش ۳۰٪ به کمک ساختار اول و کنترل پسخور ۱۱۲
- شکل ۵-۹: تغییرات مؤلفه های d و q تحت جبرانسازی فلش ولتاژ متقارن ۳۰٪ ۱۱۳
- شکل ۵-۱۰: توان اکتیو و راکتیو تزریقی به خط در جبرانسازی فلش ولتاژ ۳۰٪ به کمک ساختار اول و کنترل پسخور ۱۱۳
- شکل ۵-۱۱: جبران سازی فلش ولتاژ نامتقارن توسط ساختار اول و روش کنترل پسخور ۱۱۴
- شکل ۵-۱۲: جریان ورودی یکسوساز و ولتاژ بخش DC در جبرانسازی فلش ولتاژ متقارن به کمک کنترل پسخور ۱۱۴

- شکل ۵-۱۳: تغییرات مؤلفه های  $d$  و  $q$  تحت شرایط جبران سازی فلش ولتاژ نامتقارن ۱۱۵
- شکل ۵-۱۴: جبران سازی فلش ولتاژ ۵۰٪ توسط ساختار کنترل پسخور ۱۱۵
- شکل ۵-۱۵: جبران سازی فلش ولتاژ ۳۰٪ توسط ساختار اول و کلید زنی به روش باند هیستریزیس ۱۱۸
- شکل ۵-۱۶: جریان ورودی یکسوساز و ولتاژ بخش DC در کنترل با روش کلید زنی باند هیستریزیس ۱۱۸
- شکل ۵-۱۷: توان اکتیو و راکتیو تزریقی به خط در کنترل به کمک کلیدزنی باند هیستریزیس ۱۱۹
- شکل ۵-۱۸: جبران فلش نامتقارن به کمک ساختار اول و کلید زنی به کمک باند هیستریزیس ۱۱۹
- شکل ۵-۱۹: جریان ورودی یکسوساز و ولتاژ بخش DC در کنترل به روش باند هیستریزیس ۱۲۰
- شکل ۵-۲۰: یک نمونه جبران سازی فلش ولتاژ ۵۰٪ توسط ساختار اول و کلید زنی به روش باند هیستریزیس ۱۲۰
- شکل ۵-۲۱: جبران سازی فلش ولتاژ ۵۰٪ توسط ساختار جدید ۱۲۲
- شکل ۵-۲۲: جریانهای ورودی یکسوساز (بالا) و ورودی به فیلتر EMI (پایین) ۱۲۳
- شکل ۵-۲۳: طیف هارمونیکی جریان کشیده شده از خط توسط یکسوساز ۱۲۳
- شکل ۵-۲۴: تغییرات ولتاژ بخش DC طی جبران سازی فلش ولتاژ متقارن ۵۰٪ توسط ساختار جدید ۱۲۴
- شکل ۵-۲۵: توان اکتیو و راکتیو تزریقی به خط در جبران سازی فلش ولتاژ ۵۰٪ توسط ساختار جدید ۱۲۴
- شکل ۵-۲۶: جبران سازی فلش ولتاژ نامتقارن توسط ساختار جدید ۱۲۵
- شکل ۵-۲۷: جریان ورودی به یکسوساز (بالا) و جریان ورودی به فیلتر EMI (پایین) در جبران سازی فلش ولتاژ نامتقارن ۱۲۶
- شکل ۵-۲۸: تغییرات ولتاژ بخش DC در جبران سازی فلش ولتاژ نامتقارن توسط ساختار جدید ۱۲۶



فصل اول

مقدمه



## ۱-۱ فلش ولتاژ

امروز یکی از مسائل مهم در صنعت برق مسئله کیفیت توانی است که بدست مصرف کننده می رسد. به طور کلی موارد مطرح در کیفیت توان عبارتند از؛

۱- هارمونیکهای جریان و ولتاژ که باعث ایجاد توان راکتیو هارمونیکی و اختلال در کار تجهیزات برقی مختلف می شوند.

۲- نوسانات دامنه ولتاژ با فرکانس پایین (فلیکر)<sup>۱</sup>

۳- کاهش لحظه‌ای دامنه ولتاژ یا فلش ولتاژ<sup>۲</sup>

۴- قطعی‌های کوتاه مدت<sup>۳</sup> و ...

بیش از ۸۰٪ موارد مربوط به کیفیت توان ناشی از فلش ولتاژ است. بنابراین تلاش برای رفع این مسئله در شبکه برق جهت بهبود کیفیت توان رسیده به دست مصرف کننده، از اهمیت ویژه‌ای برخوردار است. بر طبق استاندارد IEEE ۱۱۵۹-۱۹۸۹ فلش ولتاژ، کاهش دامنه ولتاژ از ۰/۹ pu تا ۰/۱ pu برای مدت زمان نیم سیکل تا یک دقیقه است. این افت ولتاژ هر چند کوتاه مدت است ولی می‌تواند اثرات مخربی روی فرایندهای صنعتی مخصوصاً در بخش کنترل داشته باشد. از جمله این مشکلات مربوط به آن می‌توان به متوقف شدن یا ریست شدن کامپیوترها و PLC ها و یا حتی رله‌ها و کنتاکتورهای حفاظتی اشاره کرد [۱].


<sup>۱</sup> Flicker

<sup>۲</sup> Voltage Sag

<sup>۳</sup> Short Interruption

## ۲-۱ علل رخداد فلش ولتاژ و رده بندی آن

راه اندازی موتورهای بزرگ و خطاهای اتصال کوتاه شایع ترین علل رخداد فلش ولتاژ در شبکه می باشند. شکل ۱-۱ شمای یک شبکه شعاعی ساده با دو فیدر را نشان می دهد. با توجه به شکل اگر در فیدر اول خطایی رخ دهد یا یک بار بزرگ وصل شود و یا به طور کلی اگر یک جریان زیاد برای مدت کوتاهی از منبع کشیده شود، در اثر وجود امپدانس خطوطی که بین منبع و نقطه اتصال مشترک، ولتاژ نقطه PCC برای مدت کوتاهی افت می کند و ولتاژ بارهای فیدر دوم را تحت تأثیر قرار می دهد.




شکل ۱-۱: شبکه شعاعی ساده

بسته به نوع خطایی که در شبکه رخ می دهد و نوع اتصال ترانسفورماتورهای شبکه، حالت‌های مختلفی در دامنه ولتاژهای سه فاز پدید می آید. ساده ترین تقسیم بندی فلشهای ولتاژ که در بسیاری از مراجع به آن اشاره شده است به صورت زیر می باشد؛

- فلش ولتاژ نوع A که در اثر خطای اتصال کوتاه سه فاز به زمین بوجود می آید.
- فلش ولتاژ نوع B در اثر خطای اتصال کوتاه تکفاز به زمین ایجاد می شود.
- خطاهای اتصال کوتاه دو فاز به هم و دو فاز به زمین به ترتیب فلشهای ولتاژ نوع C و D را ایجاد می کنند.

شکل ۲-۱ دیاگرام برداری انواع فلش ولتاژ را نشان می‌دهد. با در نظر گرفتن نوع اتصال ترانسفورماتور و تأثیر جریان توالی صفر در سیستم‌های چهارسیم (شامل سیم زمین) می‌توان رده بندی فلشهای ولتاژ را گسترده تر ساخت. فلش ولتاژ علاوه بر آنکه می‌تواند باعث افت در دامنه ولتاژ سه فاز به طور متعادل شود، همچنین می‌تواند موجب افت در دامنه ولتاژ یک یا دو تا از فازها گردد (حالت عدم

تعادل در ولتاژ شبکه) و یا حتی باعث تغییر در فاز ولتاژ شبکه (جهش فاز<sup>۱</sup>) شود [۱].



شکل ۲-۱: دیاگرام برداری رده بندی فلشهای ولتاژ [۱]

### ۳-۱ جبران سازی فلش ولتاژ

جبران سازی فلش ولتاژ شامل جبران دامنه ولتاژ سه فاز، متعادل ساختن آن و در برخی موارد شامل جبران زاویه فاز ولتاژ شبکه می‌شود. تعدادی از بارهای شبکه مانند؛ مبدل‌های الکترونیک قدرت و درایوهای صنعتی که فاز آنها با فاز ولتاژ شبکه سنکرون است، به جهش فاز ناشی از فلش ولتاژ حساس می‌باشند. به همین دلیل بایستی علاوه بر دامنه ولتاژ سه فاز، زاویه فاز آن نیز جبران شود. ابزارهای متعددی برای جبران فلش ولتاژ وجود دارند که از جمله آنها می‌توان به منابع تغذیه قطع


<sup>۱</sup> Phase Jump



ناشدنی<sup>۱</sup> در نزدیکی بار و جبران‌سازهای استاتیکی<sup>۲</sup> اشاره کرد. در ادامه برخی از روشهای جبران‌سازی فلش ولتاژ به اختصار معرفی شده‌اند.

### ۱-۳-۱ واحد موتور و ژنراتور

این مجموعه از یک موتور و ژنراتور که به واسطه یک چرخ فلای ویل به یکدیگر وصل شده‌اند تشکیل شده است. انرژی توسط موتور از شبکه دریافت شده و یک ژنراتور (عموماً از نوع سنکرون) را می‌چرخاند و در نهایت بار از طریق ژنراتور تغذیه می‌شود.



شکل ۱-۳: سیستم موتور - ژنراتور [۵]

در واقع وزن رتور و فلای ویل، اینرسی کافی را جهت ثابت بودن دامنه و فرکانس ولتاژ تحت بار نامی و برای ۱۵ ثانیه ایجاد می‌نماید. در شکل ۱-۳ شمای این سیستم نشان داده شده است [۱].

### ۲-۳-۱ منابع تغذیه قطع ناشدنی UPS

منابع تغذیه قطع ناشدنی در نزدیکی بار با توانهای نامی پایین قابلیت جبران فلش ولتاژ و قطعی‌های کوتاه مدت را دارند. UPS انرژی را به صورت DC در بخش ذخیره‌ساز انرژی (که یک


<sup>۱</sup> Uninterruptable Power Supply

<sup>۲</sup> Static Compensator



مجموعه باتری قابل شارژ است) ذخیره می‌کند و در موقع وقوع خطا، ولتاژ بار را به کمک یک

اینورتر (مبدل DC به AC) تأمین می‌کند. شکل ۴-۱ شمای کلی یک UPS را نشان می‌دهد [۳].




شکل ۴-۱: منبع تغذیه قطع ناشدنی

### ۳-۳-۱ ترانسفورماتورهای فرورزونانسی<sup>۱</sup>

ترانسفورماتورهای فرورزونانسی، که ترانسفورماتورهای ولتاژ ثابت نیز نامیده می‌شوند، می‌توانند با فلشهای ولتاژ را جبران کنند. این ترانسفورماتورها بخصوص در بارهای ثابت با توان پایین کاربرد بیشتری دارند. ترانسفورماتور فرورزونانسی اساساً دارای نسبت تبدیل ۱:۱ بوده و همواره در ناحیه اشباع بالای منحنی مغناطیسی خود تحریک می‌شوند که بدین ترتیب در اثر تغییرات ولتاژ ورودی، ولتاژ خروجی تغییر قابل ملاحظه‌ای نخواهد داشت. یک مدار فرورزونانسی نمونه در شکل ۵-۱ نشان داده

است [۱].




شکل ۵-۱: ترانسفورماتور فرورزونانسی

<sup>۱</sup> Ferro Resonance Transformer

### ۴-۳-۱ تنظیم کننده ولتاژ استاتیکی<sup>۱</sup> SVR

در یک تنظیم کننده ولتاژ استاتیکی سوئیچهای سریع الکترونیکی (تریستور) به منظور تغییر دهنده تپ یک ترانسفورماتور ویژه مورد استفاده قرار گرفته‌اند. با روشن یا خاموش شدن هر کدام از سوئیچها نسبت تبدیل ترانسفورماتور تغییر می‌کند و بنابراین تغییرات ولتاژ ورودی با تغییر تپ ترانسفورماتور در ولتاژ خروجی کمتر ظاهر می‌شود. این وسیله ولتاژ بار را هنگامی که یک فلش ولتاژ رخ می‌دهد به بیش از ۹۰٪ مقدار نامی خود می‌رساند. تریستورهای استفاده شده در این وسیله فقط در سیکل می‌توانند روشن یا خاموش شوند بنابراین جبران سازی ولتاژ با یک تأخیر نیم سیکل صورت می‌گیرد. شمای کلی این وسیله در شکل (۶-۱) نشان داده شده است [۳].




شکل ۶-۱: تنظیم کننده ولتاژ استاتیکی

### ۵-۳-۱ وسایل ذخیره کننده انرژی مغناطیسی از نوع ابر رسانایی<sup>۲</sup> SMES

همانطور که UPS انرژی را در باطری ذخیره می‌کند، SMES از یک ابررسانا برای ذخیره سازی انرژی استفاده می‌کند. مزیت اصلی این دستگاه حجم کم فیزیکی آن در مقایسه با باتری‌ها است. استفاده از این وسیله هم اکنون در حال آزمایش بوده نتایج مطلوبی نیز کسب شده است [۱].


<sup>۱</sup> Static Voltage Regulator

<sup>۲</sup> Super conductor Magnetic Energy Storage



شکل ۱-۷: جبران‌ساز استاتیکی موازی [۵]

جبران‌سازی در این حالت به ضریب توان بار و امپدانس فیدر و بار بستگی دارد. دیاگرام برداری شکل ۱-۸ نحوه جبران‌سازی افت ولتاژ ناشی از فلش ولتاژ را به کمک جبران‌ساز استاتیکی موازی نشان می‌دهد. در اینجا امپدانس فیدر و بار و  $I_r$  جریان تزریقی توسط جبران‌ساز است و بردارهای  $E_g$  و  $E_{s,dip}$  به ترتیب ولتاژهای شبکه قبل از فلش ولتاژ و هنگام رخداد فلش ولتاژ می‌باشند [۵]، [۳].




شکل ۱-۸: جریان فلش ولتاژ به کمک جبران‌ساز استاتیکی موازی

### ۲-۶-۳-۱ جبران‌ساز استاتیکی سری


ساختار کلی یک جبران‌ساز استاتیکی سری در شکل ۱-۹ نشان داده شده است. بخش تزریق توان که می‌تواند یک ترانسفورماتور یا یک خازن باشد به صورت سری با فیدر در شبکه قرار می‌گیرد.

این جبران‌ساز همانند یک منبع ولتاژ کنترل شده عمل می‌کند.



شکل ۱-۹: جبران‌ساز استاتیکی سری

در موقع رخداد فلش ولتاژ، اختلاف ولتاژ مورد نیاز برای جبران فلش ولتاژ به طور مستقیم به شبکه تزریق می‌شود. جبران‌سازی در این حالت فقط به ضریب توان بار بستگی دارد. در شکل ۱-۱۰ دیاگرام برداری نحوه جبران‌سازی افت ولتاژ ناشی از فلش ولتاژ توسط جبران‌ساز استاتیکی سری، نشان داده شده است.  $E_o$  ولتاژ تولید شده توسط جبران‌ساز است و بردارهای  $E_1$  و  $E_{s,dip}$  به ترتیب ولتاژهای شبکه قبل از فلش ولتاژ و حین رخداد فلش ولتاژ می‌باشند و  $I_1$  نیز جریان شبکه است [۱۵]، [۳].




شکل ۱-۱۰: جبران فلش ولتاژ به کمک جبران‌ساز استاتیکی سری

بازگرداننده دینامیکی ولتاژ<sup>۱</sup> در واقع یک جبران‌ساز استاتیکی سری است که امروزه در توانهای مختلف و با ساختارهای متفاوت طراحی و برای جبران افت ولتاژ ناشی از فلش ولتاژ مورد بهره برداری قرار گرفته شده است.

### ۳-۶-۳-۱ جبران‌سازهای استاتیکی سری موازی

این جبران‌ساز از ترکیب هر دو نوع سری و موازی تشکیل شده است. بخش ذخیره کننده انرژی در این حالت، بین دو بخش سری و موازی مشترک می‌باشد. شکل ۱-۱۱ ساختار یک جبران‌ساز استاتیکی سری موازی را نشان می‌دهد. این جبران ساز قادر است هم با تزریق جریان و هم با تولید ولتاژ مورد نیاز فلش ولتاژ را جبران نماید.



شکل ۱-۱۱: جبران‌ساز استاتیکی سری موازی [۵]

## ۴-۱ فصل بندی پایان نامه

در این پایان نامه ساختارهای مختلف و استراتژی های گوناگون کنترل یک بازگرداننده دینامیکی ولتاژ معرفی و مورد بررسی قرار گرفته‌اند. همچنین در ادامه روشهایی جهت بهبود عملکرد

<sup>۱</sup> Dynamic Voltage Restorer



یک بازگرداننده دینامیکی ولتاژ (چه در بخش مداری و چه در بخش کنترل) معرفی و عملکرد آنها به کمک نرم افزار MATLAB-SIMULINK شبیه سازی شده‌اند.

در فصل دوم این پایان نامه بخشهای سخت افزاری یک بازگرداننده دینامیکی ولتاژ از قبیل بخش اینورتر، بخش ذخیره ساز انرژی و بخش فیلتر خروجی و تزریق ولتاژ به طور کامل توضیح داده شده‌اند. از آنجا که در ساختار پیشنهادی از یک یکسوساز افزاینده استفاده شده است، در قسمت مربوط به بخش ذخیره ساز انرژی به معرفی ساختارهای مختلف و اجزای یکسوسازهای جدید نیز پرداخته شده است.

بخش اول فصل سوم به معرفی روشهای شناسایی و تشخیص فلش ولتاژ می‌پردازد. در این بخش ابتدا حلقه فاز قفل شده نرم افزاری و کاربرد آن در تشخیص فلش ولتاژ توضیح داده شده و در قسمت بعدی کاربرد مؤلفه‌های متقارن در تشخیص فلش ولتاژ و روشهای محاسبه آنها مورد بررسی قرار گرفته است. در ادامه این فصل روشهای دیگر در تشخیص و شناسایی فلش ولتاژ یعنی تبدیل فوریه و تبدیل ویولت نیز به طور مختصر معرفی شده‌اند. بخش دوم این فصل به تشریح ساختارهای کنترل و استراتژی‌های جبرانسازی ولتاژ توسط یک بازگرداننده دینامیکی ولتاژ اختصاص یافته است. در خاتمه این بخش نیز محدودیتهای یک بازگرداننده دینامیکی ولتاژ در جبرانسازی ولتاژ آورده شده‌اند. در بخش سوم از این فصل روشهای متداول کلیدزنی اینورتر DVR شامل روشهای SPWM، SVM و باند هیستریزس توضیح داده شده‌اند.

در فصل چهارم ابتدا سخت افزار دو ترکیب مداری، DVR معمولی و DVR پیشنهادی طراحی شده است. سپس در بخش بعدی سه ساختار کنترلی (کنترل پیشخور، کنترل پسخور و ساختار



کنترلی مبتنی بر باند هیستریزیس کنترل ( با توجه به نکات گفته شده در فصل سوم طراحی شده‌اند. بخشهایی که در ساختار کنترلی طراحی شده‌اند شامل بخش شناسایی فلش ولتاژ که یک حلقه فاز قفل شده می‌باشد و بخش کلید زنی که شامل کلیدزنی به روش SMV و باند هیستریزیس می‌شود، می‌باشند.

در فصل پنجم یک ساختار متداول (شامل اینورتر و یکسوساز سه فاز ساده) برای بازگرداندن دینامیکی ولتاژ به کمک استراتژی‌های کنترلی معرفی شده شبیه سازی شده است و در ادامه ساختار پیشنهادی برای باز گرداندن دینامیکی ولتاژ نیز شبیه سازی و مورد تجزیه و تحلیل قرار گرفته است. در فصل آخر نیز نتایج بدست آمده از این پایان نامه و پیشنهاداتی برای کارهای بعدی جهت بهبود عملکرد یک باز گرداندن دینامیکی ولتاژ آورده شده است.



فصل دوم

سخت افزار

بازگرداننده دینامیکی و لتاژ





## مقدمه

سخت افزار یک باز گرداننده دینامیکی ولتاژ از سه بخش اصلی تشکیل شده است که عبارتند از؛ بخش ذخیره ساز انرژی الکتریکی، بخش مبدل ولتاژ DC به AC و بخش تزریق به شبکه و همچنین فیلترهای مورد نیاز در خروجی اینورتر. بخش ذخیره ساز انرژی بسته به آن که از چه طریقی انرژی خود را تأمین کند و یا از چه واحدهایی تشکیل شده باشد ساختارهای متفاوتی می تواند داشته باشد که هر کدام ویژگی های خاص خود را دارند. بخش اینورتر نیز می تواند از توپولوژی های دو سطحی و یا در حالات پیشرفته تر از سایر توپولوژی های دیگر تشکیل شده باشد. در نهایت بخش فیلتر سازی و تزریق ولتاژ نیز به نوبه خود می تواند ساختارهای متفاوتی داشته باشد که در ادامه این فصل در مورد هر یک از این بخش ها توضیحاتی مفصل تر آورده شده است.

## ۱-۲ ساختارهای ممکن برای اینورتر DVR


یک مبدل منبع ولتاژ، بخش اصلی یک DVR است زیرا مهمترین کار که تولید ولتاژ تزریقی است، را انجام می دهد. ساختارهای مختلفی برای اینورتر DVR پیشنهاد شده است که تعدادی از آنها در این بخش توضیح داده شده اند.

### ۱-۱-۲ ساختار پل سه فاز ساده

در این ساختار هر فاز به یک پایه شامل دو سوئیچ مطابق شکل ۱-۲ وصل می شود. اندازه ولتاژ هر فاز در این حالت  $V_{dc}/2$  یا  $-V_{dc}/2$  است و ماکزیمم تعداد سوئیچها در این حالت برابر شش خواهد بود.

اگرچه این ساختار دارای تعداد سوئیچهای کمی می باشد، اما باید توجه داشت که دامنه ولتاژ خروجی نسبت به ولتاژ بخش DC کم می باشد (محدودیت در اندیس مدولاسیون<sup>۱</sup>) و میزان هارمونیکها در

ولتاژ خروجی نسبتاً زیاد است مگر آنکه از روشهای کلیدزنی<sup>۲</sup> پیچیده تر استفاده شود [۴].



شکل ۲-۱: شمای یک فاز اینوتر نیم پل


### ۲-۱-۲ ساختار تمام پل<sup>۳</sup>

در این حالت هر فاز به یک اینوتر تمام پل تک فاز وصل می شود بنابراین تعداد سوئیچها در این حالت ۱۲ عدد خواهد بود. شکل ۲-۲ شمای یک فاز مبدل تمام پل را نشان می دهد. اگرچه تعداد سوئیچهای ساختار تمام پل دو برابر ساختار نیم پل است اما بایستی توجه داشت که ولتاژ تزریقی در این حالت دو برابر حالت قبل است [۴].

<sup>۱</sup> Modulation Index

<sup>۲</sup> Switching Method

<sup>۳</sup> Full Bridge



شکل ۲-۲: شمای یک فاز اینورتر تمام پل


### ۳-۱-۲ ساختارهای چند سطحی<sup>۱</sup>

اینورترهای چند سطحی به منظور کاهش میزان هارمونیکهای ولتاژ خروجی و همچنین کاهش تلفات سوئیچها طراحی و به کار گرفته شده‌اند. منظور از چند سطحی، تعداد سطوح ولتاژی است که یک اینورتر می‌تواند در خروجی تولید کند. مثلاً اینورتر پل سه فاز ساده یک اینورتر دو سطحی است. ساختارهای چند سطحی به دو صورت؛ ساختار نگه دار نقطه خنثی<sup>۲</sup> (NPC) و ساختار چند پل<sup>۳</sup>، طراحی می‌شوند. شکل ۳-۲ شمای یک فاز یک اینورتر سه سطحی نگه دار نقطه خنثی را نشان می‌دهد [۴]. در این حالت ولتاژ خروجی می‌تواند مقادیر  $V_{dc}/2$ ،  $0$  یا  $-V_{dc}/2$  را داشته باشد. در شکل ۳-۲ نیز شمای یک فاز یک اینورتر با ساختار چند پل نشان داده شده است. چون در این حالت چند اینورتر تک فاز در هر فاز با یکدیگر سری می‌شوند، ولتاژ خروجی در این حالت بزرگتر خواهد بود.


<sup>۱</sup> Multi level Inverter

<sup>۲</sup> Null Point Common

<sup>۳</sup> Multi Bridge



شکل ۲-۳: ساختار اینورتر سه سطحی از نوع NPC




شکل ۲-۴: ساختار اینورتر سه سطحی با ترکیب چهار اینوتر تکفاز

۲-۱-۴ قابلیت تولید مؤلفه توالی صفر<sup>۱</sup>

در سیستمهای توزیع شامل سیم زمین، وقوع فلشهای ولتاژ نوع B، C یا D می‌تواند باعث جاری شدن جریان توالی صفر در سیم چهارم شود. به این ترتیب برای جبران فلش ولتاژ در این حالت بایستی اینورتر قابلیت تولید مؤلفه توالی صفر را نیز داشته باشد. برای این منظور باید از مبدل‌های با قابلیت کنترل ولتاژ سیم چهارم (سیم زمین) استفاده کرد. مبدل‌های پل سه فاز معمولی در این مورد نمی‌توانند خروجی مورد نظر را تولید کنند و در این حالت بایستی از مبدل پل سه فاز با چهار بازو (دو سوئیچ اضافی برای سیم زمین) استفاده کرد. در این پایان نامه از سر وسط بخش DC مبدل پل سه فاز ساده شامل شش سوئیچ، به عنوان سیم چهارم استفاده شده است و با اعمال یک الگوریتم کلیدزنی مناسب مؤلفه توالی صفر ولتاژ مورد نیاز نیز تا حد مطلوبی تولید شده است. شکل ۲-۵ شمای یک مبدل پل سه فاز با قابلیت تولید مؤلفه توالی صفر را با چهار بازو نشان می‌دهد [۶]،

[۱۹].



شکل ۲-۵: اینورتر پل سه فاز چهار سیمه

آرایش ترانسفورماتور تزریق نیز برای این منظور اهمیت دارد که در بخشهای بعدی در مورد آن توضیح داده خواهد شد.

<sup>۱</sup> Zero Sequence Component



## ۲-۲ بخش اعمال ولتاژ

### ۱-۲-۲ اتصال ترانسفورماتور تزریق<sup>۱</sup>

بخش تزریق ولتاژ DVRهای معمولی شامل یک ترانسفورماتور، که ثانویه آن با خط سری شده است، می باشد. ثانویه ترانسفورماتور به صورت ستاره باز است و اتصال طرف اولیه آن (سمت DVR) به صورت ستاره، ستاره زمین شده، یا مثلث می باشد که بستگی به سطح ولتاژ شبکه و مقادیر نامی توان المانهای DVR دارد. ترکیب مثلث - ستاره قابلیت جبران فلشهای ولتاژ با عمق بیشتر را دارد بنابراین از این ترکیب در سطوح ولتاژ بالا استفاده می شود در حالیکه ترکیب ستاره - ستاره و ستاره زمین شده - ستاره در سطوح ولتاژ پایین تر استفاده می شوند. همانطور که گفته شد فلش ولتاژ در بیشتر مواقع در اثر اتصال کوتاه های نامتقارن حاصل می شود که نتیجه آن تولید مؤلفه توالی منفی است که گاهی اوقات مؤلفه توالی صفر نیز به آن اضافه می شود. چنانچه هدف جبران توالی صفر ولتاژ باشد، اتصال اولیه ترانسفورماتور تزریق بایستی به صورت ستاره زمین شده باشد تا امکان جاری شدن مؤلفه توالی صفر ولتاژ از طرف DVR به سمت شبکه وجود داشته باشد [۱۵].

### ۲-۲-۲ اشباع<sup>۲</sup> در ترانسفورماتور

برای جبران فلش ولتاژ، DVR بایستی ولتاژی با توالی مثبت و منفی را تولید کرده و از طریق ترانسفورماتور به شبکه تزریق کند. این مسئله باعث ایجاد شار نامتعادل در شاخه های یک

<sup>۱</sup> Injection Transformer

<sup>۲</sup> Saturation



ترانسفورماتور سه فاز می‌شود. بنابراین در شاخه مشترک، شار غیر صفر جاری خواهد شد که موجب به اشباع رفتن هسته و اعوجاج در شکل موج ولتاژ خروجی می‌شود. برای جلوگیری از این مشکل، از سه ترانسفورماتور تکفاز مجزا استفاده می‌شود. در این حالت شار پیوندی در هر قسمت مستقل از دیگری خواهد بود. ولتاژ تزریقی در سمت اولیه ترانسفورماتور تزریق برابر است با؛

$$V_{inject} = |V| \cos(\omega t + \alpha)$$

شار پیوندی ترانسفورماتور در یک زاویه  $\beta$  از روابط زیر بدست می‌آید؛


$$\begin{aligned} \lambda &= \int_0^{\beta/\omega} |V| \cos(\omega t + \alpha) dt = \frac{|V|}{\omega} \cos(\alpha) \sin(\omega t) \Big|_0^{\beta/\omega} + \frac{|V|}{\omega} \sin(\alpha) \cos(\omega t) \Big|_0^{\beta/\omega} \\ &= \frac{|V|}{\omega} [\sin(\alpha + \beta) - \sin(\alpha)] \end{aligned} \quad (1-2)$$

اگر در این حالت  $\alpha = \frac{3\pi}{2}$  و  $\beta = \omega t$  آنگاه

$$\lambda = 1 - \cos(\omega t) = \lambda_{AC} + \lambda_{DC} \quad (2-2)$$

همانطور که از رابطه ۲-۲ و شکل ۶-۲ مشاهده می‌شود، اگر  $\alpha$  یا زاویه شروع فلش ولتاژ در نقطه  $\frac{\pi}{2} \pm n\pi$  (نقطه عبور صفر) رخ دهد، شار پیوندی در طول چند سیکل اول (بسته به بارگیری ترانسفورماتور) تا حد دو برابر مقدار حالت ماندگار خواهد شد. این حالت در نتیجه وجود یک مقدار

DC ذاتی است که وقتی ولتاژ از بیشترین مقدار یا کمترین مقدار شروع نشده باشد، حاصل می‌شود.



شکل ۶-۲: شار یک ترانسفورماتور تزریق تحت شرایط فلش ولتاژ نامتقارن



اگر دامنه ولتاژ تزریقی محدود به ماکزیمم ولتاژ نامی ترانسفورماتور تزریق شود آنگاه شار پیوندی  $\lambda$  در اولین سیکلها مقداری تا دو برابر ماکزیمم مقدار نامی  $\lambda_{max}$  را خواهد داشت و این موضوع موجب بروز اشباع در ترانسفورماتور می‌شود. البته مطالب گفته شده در صورتی درست خواهند بود که فلش ولتاژ تا زمانی که شارهای ترانسفورماتور به مقدار صفر میل کنند، ادامه پیدا کند [۱۲].

یک روش ساده در بر طرف کردن مسئله اشباع در ترانسفورماتورها، طراحی ترانسفورماتور برای بدترین حالت است. یعنی حالتی که مقادیر نامی شار پیوندی دو برابر مقدار حالت ماندگار در نظر گرفته شوند. برای بارهای بزرگ (در حد MW) دو برابر در نظر گرفتن مقادیر نامی موجب افزایش هزینه می‌شود که می‌تواند باعث غیر اقتصادی شدن DVR شود. یک حالت قابل طراحی مناسبتر، جلوگیری از دو برابر شدن شار پیوندی در طول چند سیکل اول اعمال ولتاژ تزریقی است. گذشته از مقادیر نامی ترانسفورماتور، برای رفع حالت گذرا در زمان روشن شدن سوئیچ موازی با ترانسفورماتور تزریق نیز بایستی سوئیچ در لحظه پیک ولتاژ روشن شود. این مسئله فقط می‌تواند منجر به عدم تزریق ولتاژ توسط DVR برای مدت زمانی تا نیم سیکل، شود. در مرجع [۱۲] با روشی مؤثر برای جلوگیری از اشباع ترانسفورماتور با به کار بردن فرم فاکتور<sup>۱</sup> ولتاژ تزریقی پیشنهاد شده است. این روش در مقایسه با روش افزایش تدریجی ولتاژ تزریقی که در برخی از سیستم های ترانسفورماتوری معمولی استفاده می‌شود، از سرعت بیشتری در حد میلی ثانیه (نه در حد چند سیکل) برای رفع مشکل اشباع در ترانسفورماتور، برخوردار است. در این شیوه دامنه ولتاژ تزریقی به گونه‌ای تنظیم می‌شود تا مقدار شار پیوندی DC بوجود آمده هرچه سریعتر به مقدار صفر کاهش یابد به این ترتیب از

<sup>۱</sup> Form Factor





به اشباع رفتن ترانسفورماتور جلوگیری شود.

## ۳-۲-۲ ساختار های بدون ترانسفورماتور<sup>۱</sup>


وظیفه اصلی ترانسفورماتور تزریق شامل افزایش ولتاژ و جداسازی (ایزولاسیون) الکتریکی می باشد. هزینه زیاد، حجم فیزیکی بالا و تلفات الکتریکی نیز از معایب ترانسفورماتور تزریق می باشند. حتی با طراحی درست این ترانسفورماتور، مسائل مربوط به اشباع هسته و جریان هجومی همواره وجود دارند. بنابراین قابلیت اطمینان و بازدهی بازگرداننده دینامیکی ولتاژ با ساختار بدون ترانسفورماتور افزایش چشم گیری خواهد یافت. همچنین این طرح باعث کاهش هزینه ساخت نیز می شود. بهر حال در ساختار بدون ترانسفورماتور بایستی به نوعی عملکرد افزایش ولتاژ و ایزولاسیون الکتریکی را که ترانسفورماتور بوجود می آورد، ایجاد کرد که در ادامه در این مورد بیشتر توضیح داده شده است [۱۳].

### ۱-۳-۲-۲ ایزولاسیون الکتریکی

شکل ۲-۷ ساختار یک DVR معمولی با اینورتر تمام پل را نشان می دهد. در این ساختار سوئیچهای اینورتر هر فاز که روی یک قطر قرار گرفته اند، با هم روشن می شوند در حالیکه سوئیچهای روی یک پایه مشترک هرگز با هم روشن نمی شوند. تجزیه و تحلیل دقیق تر وضعیت سوئیچها نشان می دهد که دو سوئیچ از سه سوئیچ قرار گرفته در مکان مشابه از سه بخش A، B و C در یک لحظه وضعیت هدایت یکسان خواهند داشت. (به عنوان مثال دو سوئیچ از سوئیچهای  $G_{1A}$ ،  $G_{1B}$  و  $G_{1C}$ ) در طی هدایت مشترک این سوئیچها امکان اتصال کوتاه نقاط (A، B یا C) یا (A'، B' یا C') فراهم

<sup>۱</sup> Transformer less DVR

می‌شود. بنابراین یک اتصال کوتاه به واسطه اندوکتانس کوچک فیلتر بین دو فاز ایجاد می‌شود. به کمک ایزولاسیونی که ترانسفورماتور تزریق بوجود آورده است، این اتصال کوتاه تأثیری روی سیستم (سمت ثانویه) نمی‌گذارد چرا که در نقاط متناظر با A, B, C یا A', B', C' در سمت ثانویه کاملاً از یکدیگر مجزا هستند.




شکل ۲-۷: باز گرداننده دینامیکی ولتاژ با اینورتر تمام پل [۱۳]

اگر در ساختار شکل ۲-۷ ترانسفورماتور تزریق حذف شود، وضعیت متفاوت خواهد بود. اتصال هر کدام از نقاط A, B, C یا A', B', C' باعث اتصال کوتاه مستقیم در شبکه می‌شود. یک راه ساده برای بر طرف کردن این مشکل در ساختار DVR بدون ترانسفورماتور، استفاده از بخشهای DC مجزا برای هر کدام از اینورترهای تک فاز می‌باشد. شکل ۲-۸ شمای این ساختار را نشان می‌دهد [۱۳].

## ۲-۳-۲-۲ افزایش ولتاژ

در DVR های معمولی نسبت تبدیل ترانسفورماتور تزریق کمک می‌کند تا با ولتاژ بخش DC پایین بتوان افت ولتاژهای بزرگتری را جبران کرد. با تنظیم نسبت تبدیل ترانسفورماتور می‌توان اندازه ولتاژ بخش DC را براحتی برای هر سطح ولتاژ شبکه انتخاب کرد. به این ترتیب می‌توان ولتاژ بخش DC را پایین‌تر از سطح ولتاژ شبکه و در سطح تحمل المانها و سوئیچهای DVR انتخاب کرد.



شکل ۲-۸: استفاده از بخشهای DC مجزا برای ایزولاسیون [۱۳]

در DVR با ساختار بدون ترانسفورماتور بیشترین اندازه ولتاژ تزریقی (خروجی) به طور مستقیم با اندازه ولتاژ بخش DC تعیین می‌شود. به دلیل وجود محدودیت در سطح تحمل تجهیزات الکترونیک قدرت DVR، دو ساختار برای افزایش دامنه ولتاژ تزریقی در DVR بدون ترانسفورماتور پیشنهاد شده است که در ادامه معرفی شده‌اند [۱۳].

- ساختار بدون ترانسفورماتور با سوئیچهای سری<sup>۱</sup>

در این ساختار برای افزایش سطح ولتاژ بخش DC و در نتیجه افزایش دامنه ولتاژ خروجی، از یک مجموعه سوئیچ سری به جای یک سوئیچ در مدار اینورتر استفاده شده است. شکل ۲-۹ شمای مداری تکفاز این ترکیب را نشان می‌دهد [۱۳]، [۱۵].


- ساختار بدون ترانسفورماتور با اینورترهای سری<sup>۲</sup>

در این ساختار با سری کردن چند اینورتر تمام پل تکفاز، دامنه ولتاژ تزریقی افزایش پیدا می‌کند.


شکل ۲-۱۰ ساختار این ترکیب را در یک فاز نشان می‌دهد [۱۳]، [۱۵].

<sup>۱</sup> Cascade Switch Structure

<sup>۲</sup> Cascade Inverter Structure



شکل ۲-۹: ساختار سونچهای سری



شکل ۲-۱۰: ساختار اینورترهای سری

### ۲-۳-۳-۲ ظرفیت جبرانسازی<sup>۱</sup> DVR

در این قسمت برای مقایسه بهتر دو ساختار DVR معمولی و بدون ترانسفورماتور پارامتری به عنوان ظرفیت جبرانسازی تعریف می‌شود. ظرفیت جبرانسازی مدت زمانی است که DVR بتواند در طول رخ دادن فلش ولتاژ، ولتاژ بار را در سطح نامی نگه دارد. فرض می‌شود که DVR بایستی ولتاژ، جریان و ضریب توان بار را در مقدار نامی نگه دارد. اگر میزان افت ولتاژ ناشی از فلش ولتاژ برابر با DV باشد که  $0 \leq DV \leq 1$  است. برای یک DVR معمولی با ظرفیت بخش ذخیره کننده انرژی W،

میزان ظرفیت جبرانسازی (TR) در حالت فلش ولتاژ سه فاز (نوع A) از رابطه زیر بدست می‌آید؛

$$TR_{3\phi} = \frac{W}{3DVI \cos \phi} \quad (3-2)$$

و برای حالت فلش ولتاژ تک فاز (نوع B) داریم؛

<sup>۱</sup> Ride Through



$$TR_{1\phi} = \frac{W}{DVI \cos \phi} = 3TR_{3\phi} \quad (4-2)$$

ظرفیت جبرانسازی برای DVR بدون ترانسفورماتور نیز برای فلش ولتاژ و تکفاز به طور مشابه از روابط زیر حاصل می‌شود؛

$$TR'_{3\phi} = \frac{W}{3DVI \cos \phi} = TR_{3\phi} \quad (5-2)$$


$$TR'_{1\phi} = \frac{W/3}{DVI \cos \phi} = TR_{3\phi} \quad (6-2)$$

در DVR معمولی حداکثر مدت زمان جبران فلش ولتاژ تکفاز سه برابر فلش ولتاژ سه فاز است، ولی در DVR با ساختار بدون ترانسفورماتور تفاوتی بین حداکثر مدت زمان جبرانسازی فلش ولتاژ سه فاز و تکفاز وجود ندارد. به عبارتی DVR معمولی در جبرانسازی فلش ولتاژ سه فاز تفاوتی با DVR بدون ترانسفورماتور از لحاظ حداکثر مدت زمان جبرانسازی ندارد اما در مورد فلش ولتاژ تکفاز، DVR معمولی مدت زمانی در حدود سه برابر مدت زمان جبرانسازی DVR بدون ترانسفورماتور، قابلیت جبران ولتاژ بار را دارد [۱۳].

#### ۴-۲-۲ فیلتر خروجی DVR

یکی از مسائلی که در مورد DVR باید به آن توجه شود مسئله هارمونیکهای مرتبه بالای ولتاژ تولید شده توسط DVR می‌باشد. جهت بهبود کیفیت ولتاژ تزریقی بایستی به کمک یک فیلتر پسیو دامنه این هارمونیکها را کاهش داد. دو حالت مختلف برای قرار گرفتن فیلتر در مدار DVR وجود دارد که در حالت اول فیلتر در سمت اینورتر<sup>۱</sup> و در حالت دوم فیلتر در سمت خط<sup>۱</sup> قرار داده می‌شود. هر دوی این حالات در شکل ۲-۱۱ نشان داده شده‌اند. [۱۴]، [۱۵]

<sup>۱</sup> Inverter Side Filter




شکل ۲-۱۱: فیلترهای سمت خط و سمت اینورتر یک DVR

مزیت یعنی فیلتر در سمت اینورتر این است که در طرف ولتاژ پایین ترانسفورماتور تزریق قرار گرفته و مقادیر نامی المانها طبعاً کوچکتر خواهند بود از طرفی فیلتر نزدیک منبع اصلی تولید هارمونیک (اینورتر DVR) قرار دارد و هارمونیکهای اضافی ولتاژ و جریان قبل از ورود به ترانسفورماتور تزریق حذف می‌شوند. اما DVR مانند یک منبع ولتاژ عمل می‌کند و وجود سلف فیلتر سر راه این منبع باعث کاهش دامنه و جابه جایی فاز هارمونیک اصلی ولتاژ تزریقی می‌شود که عملکرد بخش کنترل DVR را با مشکل روبرو می‌کند. از سوی دیگر DVR ابزاری است که به صورت سری در مدار قرار می‌گیرد بنابراین وجود سلف در یک سمت ترانسفورماتور تزریق باعث کاهش دامنه ولتاژ شبکه در طرف بار شود. البته می‌توان این مشکل را با اضافه کردن یک سوئیچ موازی با ثانویه ترانسفورماتور تزریق بر طرف کرد. در زمانی که فلش ولتاژ رخ نداده، می‌توان ترانسفورماتور تزریق و به طور کلی DVR را با وصل کردن این سوئیچ از مدار خارج کرد. فیلتر سمت خط می‌تواند تمامی این مشکلات را برطرف کند. اما وجود فیلتر در سمت ولتاژ بالای ترانسفورماتور (سمت خط) باعث افزایش مقادیر نامی المانهای فیلتر شده و از طرفی موجب جاری شدن جریان هارمونیک در ترانسفورماتور سری

<sup>۱</sup> Line Side Filter

می‌شود. مشکلی که در هر دو ساختار فیلتر گذاری وجود دارد این است وجود خازن فیلتر باعث بالا رفتن مقادیر نامی اینورتر می‌شود که در طراحی بایستی تأثیر فیلتر بر اینورتر حداقل شود [۱۴]. شکل ۲-۱۲ مدار معادل یک DVR متصل به شبکه را نشان می‌دهد که در آن هر دو نوع فیلتر سمت خط و سمت اینورتر در نظر گرفته شده‌اند.  $V_{Si}$  ولتاژ خروجی اینورتر است که به عنوان یک منبع ولتاژ هارمونیک فرض می‌شود.  $R_T$  و  $L_T$  به ترتیب مقاومت و اندوکتانس نشستی ترانسفورماتور را نشان می‌دهند.



شکل ۲-۱۲: مدار معادل DVR و فیلترهای (a) سمت اینورتر و سمت خط (b)

#### ۲-۲-۴ طراحی فیلتر سمت خط

در طراحی این فیلتر، اندوکتانس نشستی ترانسفورماتور به عنوان اندوکتانس فیلتر نیز خواهد بود و به این ترتیب طراحی فیلتر محدود به طراحی اندازه خازن  $C_L$  می‌شود. در طراحی اندازه خازن  $C_L$  دو محدودیت در نظر گرفته می‌شود که عبارتند از؛ میزان THD ولتاژ تزریقی به خط و همچنین تأثیری که خازن بر توان نامی اینورتر می‌گذارد. در مرجع [۱۴] روابط مربوط به محاسبه اندازه این خازن آورده شده است. رابطه (۷-۲) نتیجه این روابط است که در اینجا آورده شده است.

$$C_L \geq \left( 1 + \sqrt{\sum_{n=1}^M (V_{Si}(n))^2 / (K_{THD} V_P)} \right) / ((L\omega_0)^2 L_{T1}) \quad (7-2)$$



اگر اندازه خازن بزرگتر انتخاب شود تأثیر بیشتری بر حذف هارمونیکهای ولتاژ خواهد گذاشت اما از طرفی باید مقادیر نامی اینورتر را نیز در نظر گرفت.

### ۲-۴-۲-۲ طراحی فیلتر سمت اینورتر

طراحی این فیلتر مشابه فیلتر سمت خط است با این تفاوت که در طراحی این فیلتر اندازه اندوکتانس و خازن این فیلتر آورده شده است. محدودیتهای در طراحی فیلتر سمت اینورتر عبارتند از؛ THD ولتاژ تزریقی، توان نامی اینورتر و تأثیری که فیلتر بر دامنه و فاز ولتاژ تزریقی می گذارد. افت دامنه ولتاژ تزریقی و شیفت فاز آن که ناشی از فیلتر می شود، باید حداقل گردند. برای طراحی فیلتر، دو مقدار اندازه سلف و خازن فیلتر بایستی شرایط رابطه ۲-۸ را برآورده کنند بنابراین آزادی بیشتری در طراحی فیلتر وجود دارد. در مرجع [۱۴] محدودیت اندازه خازن نیز در روابط اعمال شده است.

$$K \leq V_T / \sqrt{\sum_{n=1}^M (V_{Si}(n))^2} \quad (۸-۲)$$

که در آن؛

$$K = 1 / ((L\omega_0)^2 L_i C_i - 1) \quad (۹-۲)$$

### ۳-۲ بخش ذخیره ساز انرژی<sup>۱</sup>

#### ۱-۳-۲ ساختارهای ممکن برای بخش ذخیره ساز انرژی

بازگرداننده دینامیکی ولتاژ برای جبران افت ولتاژ ناشی از فلش ولتاژ بایستی توان اکتیو و راکتیو به شبکه تزریق کند. DVR توان اکتیو مورد نیاز را از یک منبع انرژی DC تأمین می کند. این

<sup>۱</sup> Energy Storage






منبع می‌تواند یک مجموعه باتری (معمولاً باتریهای اسید سرب<sup>۱</sup> قابل شارژ) و یا یک بانک خازنی باشد. در برخی مقالات استفاده از منابع تولید محلی<sup>۲</sup> نیز برای این منظور پیشنهاد شده است [۵]. مجموعه باتری یا بانک خازنی به کار گرفته شده انرژی خود را از طریق شبکه در زمانی که فلش ولتاژی رخ نداده است، بازیابی می‌کنند. بازیابی انرژی می‌تواند به کمک اینورتر DVR و از طریق ترانسفورماتور تزریق صورت گیرد. در این حالت اینورتر که دارای سوئیچهایی با دیود موازی معکوس می‌باشد، می‌تواند مانند یک یکسوساز عمل کرده و انرژی را از طرف شبکه به بخش ذخیره‌ساز انرژی انتقال دهد. یک شیوه دیگر در بازیابی انرژی استفاده از یک یکسوساز دیودی می‌باشد که به صورت موازی به شبکه وصل شده است، می‌باشد. در این حالت ولتاژ بخش DC از ثبات بیشتری برخوردار است و سیستم کنترل اینورتر ساده‌تر می‌شود [۱۰].

روش دیگر در تأمین انرژی بخش ذخیره ساز انرژی، استفاده از DVR به کار برده شده در یک فیدر مجاور است. شکل ۲-۱۳ شمای این ترکیب را نشان می‌دهد. همانطور که در شکل نشان داده شده است، در جایی که جبرانسازی دو فیدر مجاور مدنظر باشد می‌توان از یک بخش ذخیره ساز انرژی به طور مشترک استفاده کرد. در این حالت هنگام رخداد فلش ولتاژ در یکی از فیدرها، انرژی و توان لازم از فیدر مجاور دریافت می‌شود و بنابراین جبرانسازی فلش ولتاژ به بهترین نحو ممکن صورت می‌پذیرد. اما اجرای این طرح فقط محدود به مناطقی است که دو فیدر مجاور یکدیگر باشند و جبران فلش ولتاژ در هر دوی آنها لازم است [۱۱].

<sup>۱</sup> Lead-Acid

<sup>۲</sup> Distributed Generation



شکل ۲-۱۳: جبرانسازی فلش ولتاژ در دو فیدر مجاور با ترکیب دو DVR

## ۲-۳-۲ تنظیم کننده ولتاژ بخش ذخیره ساز انرژی

### ۱-۲-۳-۲ یکسوساز سه فاز معمولی

دیدیم که، بخش ذخیره ساز انرژی در اغلب موارد انرژی مورد نیاز جهت جبرانسازی ولتاژ را از طریق شبکه تأمین می‌کند. در ساده‌ترین حالت بخش اینورتر که از سوئیچهای همراه با دیود موازی معکوس تشکیل شده است، در زمانی که فلش ولتاژ رخ نداده است (ولتاژ شبکه در حالت نامی خود قرار دارد) می‌تواند انرژی را از طریق ترانسفورماتور تزریق از شبکه دریافت و در بخش ذخیره ساز انرژی، ذخیره کند. با توجه به وجود اندوکتانس ترانسفورماتور تزریق، این اینورتر قادر است سطح ولتاژ بخش ذخیره ساز انرژی را حتی بیشتر از سطح ولتاژ شبکه تنظیم کند. توضیحات بیشتر راجع به این ساختار و چگونگی عملکرد این مبدل در حالت یکسوساز افزایشی در مرجع [۲] آورده شده است. بایستی توجه داشت که این مبدل در هنگام وقوع فلش ولتاژ (فلشهای بدون برآمدگی ولتاژ) انرژی را فقط در یک جهت و از بخش ذخیره ساز انرژی به سمت خط تزریق می‌کند. بنابراین در هنگام



جبرانسازی فلش ولتاژ، سطح ولتاژ بخش ذخیره کننده انرژی پایین می‌آید و به این ترتیب مدت زمان جبرانسازی فلش ولتاژ محدود می‌شود. برای تثبیت ولتاژ بخش ذخیره کننده انرژی (بخش DC) می‌توان از یک یکسوساز سه فاز استفاده کرد که به وسیله یک ترانسفورماتور موازی به شبکه وصل شده است. حداکثر ولتاژ بخش DC که به کمک یکسوساز تأمین می‌شود برابر است با؛

$$V_{DC\max} = \frac{3\sqrt{3}}{\pi} V_{ph2}$$

که  $V_{ph2}$  پیک ولتاژ فاز در طرف ثانویه ترانسفورماتور موازی است. با طراحی مناسب نسبت تبدیل ترانسفورماتور موازی می‌توان این سطح ولتاژ DC را در مقداری ثابت نگه داشت. این ساختار قادر است هنگام فلش ولتاژ تاحدی که سطح ولتاژ بخش DC از حد قابل قبول پایین‌تر نیاید، انرژی را از شبکه به بخش ذخیره ساز انرژی منتقل کند و به این ترتیب مدت زمان جبرانسازی فلش ولتاژ افزایش پیدا می‌کند. اما اگر دامنه فلش ولتاژ از حدی بیشتر شود دیگر این ساختار نمی‌تواند حین فلش ولتاژ، ولتاژ بخش DC را در سطح قابل قبول نگه دارد از طرفی هنگامی که بار زیادی از یکسوساز کشیده شود ولتاژ خروجی دارای ریپل زیادی خواهد شد [۱۰].

#### ۲-۲-۳-۲ مبدل‌های DC به DC<sup>۱</sup>

چاپرها یا مبدل‌های ولتاژ DC به DC قابلیت تغییر سطح ولتاژ DC را تا هر مقدار دلخواهی دارند. این مبدل‌ها به طور عمده در منابع تغذیه به عنوان تنظیم کننده ولتاژ خروجی استفاده می‌شوند. چاپرها به طور کلی از دو یا چند المان ذخیره کننده انرژی (سلف یا خازن) و یک شبکه سوئیچ


<sup>۱</sup> Chopper



تشکیل شده‌اند. چیدمان مختلف سلفها، خازنها و سوئیچها ساختارها متعددی را برای چاپرها ایجاد می‌کند. از دیدگاه نسبت تبدیل ولتاژ سه نوع کلی از مبدل‌های DC به DC وجود دارد؛

۱- مبدل‌های کاهنده<sup>۱</sup> ۲- مبدل‌های افزایشنده<sup>۲</sup> ۳- مبدل‌های کاهنده-افزاینده<sup>۳</sup>

شکل ۲-۱۴ ساختار مداری سه نوع مبدل DC به DC را نشان می‌دهد. تمامی این مبدلها دارای یک سلف هستند که ممکن است در مسیر جریان ورودی یا خروجی و یا هر دو قرار گیرند. بسته به اینکه در یک دوره تناوب کلیدزنی سوئیچ، جریان سلف به صفر برسد یا نرسد، دو وضعیت کاری؛ جریان سلف پیوسته<sup>۴</sup> و جریان سلف گسسته<sup>۵</sup>، برای این مبدلها وجود دارد [۲].



شکل ۲-۱۴: مبدل‌های DC به DC ساده

در حالت جریان پیوسته با در نظر گرفتن دو شرط ساده برای ولتاژ سلف و جریان خازن می‌توان نسبت تبدیل مبدل را در حالت ماندگار بر حسب تابعی از نرخ وظیفه سوئیچ بدست آورد. در واقع در حالت ماندگار و در مد جریان سلف پیوسته این مبدلها مانند یک ترانسفورماتور با نسبت تبدیل  $D$  عمل می‌کند. با بسط دادن روابط در این حالت (جریان پیوسته) و بهره‌گیری از بسط تیلور می‌توان

<sup>۱</sup> Buck

<sup>۲</sup> Boost

<sup>۳</sup> Buck-Boost

<sup>۴</sup> Continuous Current Mode

<sup>۵</sup> Discontinuous Current Mode



همچنین مدل دینامیکی و دقیقتر این مبدلها را نیز بدست آورد. در مرجع [۲] مدلسازی و کنترل این مبدلها در مدهای پیوسته و گسسته به طور مفصل توضیح داده شده است. نسبت تبدیل هر کدام از مبدلهای شکل ۲-۱۵ در حالت جریان پیوسته در کنار هر شکل آورده شده است.

### ۳-۲-۳-۲ مبدلهای اصلاح ضریب توان<sup>۱</sup> PFC

بارهای غیر خطی نظیر یکسوسازها، با وجود اتصال به منبع ولتاژ سینوسی، جریانی غیر سینوسی از منبع در یافت می کنند. این جریان شامل هارمونیکهای اضافی زیادی می شود که از طرفی باعث پدیدار شدن هارمونیکهای اضافی در ولتاژ شبکه می شود و از طرفی باعث اختلال در کار کرد تجهیزات الکترونیکی و سایر بارهای شبکه می شود. مبدلهای PFC کمک می کنند بدون اعمال هارمونیک های اضافی جریانی تقریباً سینوسی از شبکه دریافت شده و با کیفیت مطلوب (ضریب توان نزدیک به یک) به بار منتقل شود. این مبدلها به طور کلی شامل یک بخش ورودی، یک بخش خروجی و یک المان ذخیره کننده انرژی می باشند. بنابراین یک مبدل PFC حداقل دارای دو مبدل الکترونیک قدرت می باشد که می توانند در مسیرهای انتقال توان از ورودی به بخش ذخیره ساز انرژی و خروجی قرار گیرند و به این ترتیب حالات متعددی را برای ساختار این مبدلها پدید می آورند. یکی از پرکاربردترین ساختارهای مبدل PFC استفاده از یک چارپ به همراه یک یکسوساز می باشد. مبدل DC به DC می تواند به صورت یکپارچه با یکسوساز یا به طور مجزا از آن قرار گیرد.

وجود مبدل DC به DC دو ویژگی مفید به یکسوساز معمولی اضافه می کند که عبارتند از؛

<sup>۱</sup> Power Factor Correction




- ۱- قابلیت تنظیم ولتاژ خروجی در سطح دلخواه بسته به نوع مبدل DC به DC به کار گرفته شده
- ۲- قابلیت بهبود شکل موج جریان ورودی یکسوساز و نزدیک ساختن آن به فرم سینوسی و همفاز نمودن آن با ولتاژ خط و در نتیجه تصحیح ضریب توان.

در ادامه این بخش ساختار چند نمونه از یکسوسازهایی که این ویژگی را نیز دارند معرفی شده است.

### ۴-۲-۳-۲ یکسوساز دیودی به همراه مبدل DC به DC

در این حالت مبدل DC به DC که یک مبدل مرتبه اول مانند مبدل افزایشنده یا مبدل کاهشنده می باشد که می تواند در حالت های گسترده تر مبدلهای مرتبه بالاتر نیز باشد، در خروجی یک یکسوساز قرار می گیرد تا ترکیب جدید حاصل شود. می توان برای افزایش قابلیت اطمینان ثبات ولتاژ خروجی و شکل موج جریان ورودی، از دو مبدل DC به DC در خروجی یکسوساز استفاده کرد. شکل ۲-۱۵ ساختار یک یکسوساز تکفاز همراه با یک مبدل افزایشنده را نشان می دهد. اگر هدف تنظیم ولتاژ خروجی باشد به راحتی می توان از ولتاژ خروجی فیدبک گرفته، با مقدار مرجع مقایسه کرده و سیگنال خطا را پس از عبور دادن از یک کنترل کننده تناسبی انتگرالی به مدار PWM و در نهایت به سوئیچ

مبدل اعمال کرد [۱۶]، [۲].




شکل ۲-۱۵: یکسوساز افزایشنده تکفاز همراه با حلقه کنترل ولتاژ خروجی




در شکل ۱۵-۲ این حلقه کنترلی نیز نشان داده شده است. طراحی کنترل کننده PI به عملکرد مبدل DC به DC بستگی دارد. مدل دینامیکی یک مبدل افزایشنده در حالت جریان سلف پیوسته دارای دو قطب پایدار و یک صفر ناپایدار (در سمت راست صفحه S) می باشد و در حالت جریان سلف گسسته، تنها دارای یک قطب پایدار می باشد. و مدل دینامیکی مبدل کاهشنده در حالت جریان پیوسته فقط شامل دو قطب پایدار می شود و در حالت جریان گسسته نیز تنها دارای یک قطب پایدار می باشد. به این ترتیب طراحی کنترل کننده برای چاپرها در حالت جریان گسسته بسیار راحت تر از حالت جریان پیوسته است. از طرفی بایستی توجه داشت که مبدل کاهشنده ولتاژ خروجی را در سطحی پایین تر از ولتاژ ورودی و مبدل افزایشنده ولتاژ خروجی را در سطحی بالاتر از ولتاژ ورودی تنظیم می کنند. مدل دینامیکی مربوط به مبدل افزایشنده در حالت جریان پیوسته و گسسته در ضمیمه آورد شده است. در حالت جریان گسسته مدل دینامیکی مبدل های DC به DC به صورت یک مقاومت بدون تلفات در ورودی و یک منبع توان در خروجی است. به این ترتیب جریان ورودی هم شکل و همفاز با ولتاژ ورودی می شود و بنابراین همراه با کنترل ولتاژ خروجی، شکل موج جریان ورودی و ضریب توان نیز اصلاح می شوند. شکل ۱۶-۲ شکل موج جریان را در این دو حالت نشان می دهد [۲].

ریپل جریان ورودی زیاد اما می توان آن را به کمک یک فیلتر کوچک حذف کرد. چون فرکانس ریپل جریان بسیار بالا می باشد.



شکل ۲-۱۶: شکل موج جریان سلف در دو حالت جریان پیوسته (چپ) و گسسته (راست)

بایستی توجه داشت که مبدل کاهنده در هر صورت موجب گسسته شدن جریان ورودی می-شود. اگر هدف این باشد که شکل موج جریان ورودی و ضریب توان در یک مبدل PFC با ترکیب مبدل افزایشنده که در حالت جریان پیوسته کار می کند، بهبود یابد، دو حلقه کنترلی ولتاژ خروجی و جریان ورودی مورد نیاز خواهد بود که کنترل همزمان این دو حلقه بسیار مشکل و طراحی کنترل کننده در این حالت مشکل می باشد. سیستم کنترلی پیشنهادی در بسیاری از مراجع به صورت نشان داده شده در شکل ۲-۱۷ می باشد.



شکل ۲-۱۷: کنترل ولتاژ خروجی و جریان ورودی در یک مبدل PFC


حلقه خارجی در این سیستم یک حلقه پایین گذر است و ولتاژ خروجی را کنترل می کند. حلقه داخلی که از سرعت بیشتری برخوردار است وظیفه کنترل شکل موج جریان ورودی را برعهده دارد [۲].



## ۵-۲-۳-۲ یکسوسازهای با ساختار اینورتری (یکسوسازهای PWM)

یک اینورتر تمام پل با سوئیچهای همراه با دیود موازی معکوس قابلیت انتقال توان از بخش

AC به DC را نیز دارد. به این یکسوسازها اصطلاحاً یکسوسازهای مدولاسیون پهنای پالس می‌گویند.



شکل ۲-۱۸: یکسوساز اینورتری افزایشنده (چپ) یکسوساز اینورتری کاهشنده (راست)

شکل ۲-۱۸ ساختار مداری یک یکسوساز افزایشنده تکفاز و یک یکسوساز کاهشنده تکفاز را نشان

می‌دهد. با به کار گیری استراتژی کنترلی مناسب برای کلید زنی سوئیچها می‌توان علاوه بر آنکه سطح


ولتاژ خروجی را تنظیم کرد، شکل موج جریان ورودی نیز به فرم سینوسی نزدیک ساخت.

## ۶-۲-۳-۲ یکسوسازهای سه فاز قابل کنترل

در سیستم‌های سه فاز می‌توان از واحدهای یکسوساز دیودی تکفاز همراه با PFC استفاده کرد

و یک یکسوساز سه فاز با ولتاژ خروجی و جریان ورودی قابل کنترل را ایجاد کرد. که در شکل ۲-۱۹


نشان داده شده است.



شکل ۲-۱۹: یکسوساز سه فاز با ورودی و خروجی قابل کنترل با ترکیب واحدهای تکفاز

همچنین می‌توان از یک مبدل PFC بعد از یکسوساز دیودی سه فاز پل کامل نیز استفاده کرد. در این حالت اگر مبدل PFC در مد جریان گسسته رفتار کند، کنترل ولتاژ خروجی به همراه شکل موج جریان ورودی، ساده خواهد بود زیرا مشابه مدار تکفاز در این حالت در ورودی سه مقاومت بدون

تلفات و در خروجی سه منبع توان مشابه شکل ۲-۲۰ خواهیم داشت [۱۷]، [۲].




شکل ۲-۲۰: مدل دینامیکی یکسوساز سه فاز قابل کنترل در مد جریان گسسته

اگر مبدل PFC همراه با یکسوساز دیودی سه فاز در حالت جریان پیوسته عمل کند، با طراحی یک کنترل کننده مناسب می‌توان ولتاژ خروجی را در مقداری ثابت تنظیم کرد اما کنترل شکل موج جریان ورودی در این حالت بسیار مشکل خواهد بود. زیرا کنترل شکل موج جریان سه فاز با فرمان دادن به یک سوئیچ به راحتی انجام پذیر نمی‌باشد فقط در شرایطی که بار و ولتاژ ورودی تغییرات



اندکی داشته باشند می‌توان تا حدودی به این مطلوب رسید. بنابراین اگر در یک یکسوساز سه فاز کنترل شکل موج جریان ورودی در حالت جریان پیوسته نیز مد نظر باشد نمی‌توان از ترکیب یکسوساز دیودی سه فاز همراه با یک مبدل DC به DC بعد از آن استفاده کرد. در این حالت می‌توان از ساختارهای دیگری استفاده کرد که چند نمونه آن در ادامه معرفی شده‌اند.


ساده‌ترین حالت ممکن استفاده از واحدهای تکفاز مشابه آنچه در شکل ۲-۱۹ نشان داده شده است می‌باشد. یکسوساز وینا<sup>۱</sup> که ساختار آن در شکل ۲-۲۱ نشان داده شده است، یک یکسوساز سه فاز با سه سوئیچ است که قابلیت کنترل سطح ولتاژ خروجی و شکل موج جریان ورودی را نیز دارد. در مراجع [۲] و [۱۶] ساختارهای مختلفی از این قبیل معرفی و شبیه سازی شده‌اند.



شکل ۲-۲۱. یکسوساز سه فاز وینا

یکسوسازهای مدولاسیون پهنای پالس یا یکسوسازهای با ساختار اینورتری نیز در حالت سه فاز مشابه حالت تک فاز موجودند. شکل ۲-۲۲ ساختار یک یکسوساز افزاینده اینورتری را در حالت سه فاز نشان می‌دهد. با به کار گیری استراتژی کنترلی مناسب می‌توان به کمک این یکسوساز به ولتاژ خروجی ثابت و شکل موج جریان ورودی مطلوب دست یافت.

<sup>۱</sup> Viena



شکل ۲-۲۲: یکسوساز سه فاز افزاینده

## ۷-۲-۳-۲ فیلتر ورودی یکسوساز

یکی از مشکلات یکسوسازهای قابل کنترل و به طور کلی ادوات الکترونیک قدرت با قابیت کلید زنی، وجود هارمونیکهای از مرتبه بالا در حد فرکانس کلیدزنی در شکل موجهای جریان ورودی یا خروجی می‌باشد. این هارمونیکها اگر چه اختلالی در کارکرد بارها ایجاد نمی‌کنند اما امواج الکترومغناطیسی ساطع شده از آنها موجب اختلال در کار تجهیزات به خصوص تجهیزات کنترلی می‌شوند. از آنجا که مرتبه این هارمونیکها بالا می‌باشد می‌توان آنها را به کمک فیلترهای LC یا بعضاً RLC با مقادیر سلف و خازن کوچک حذف کرده و این مشکل را برطرف کرد. به این فیلترها عموماً فیلترهای EMI<sup>۱</sup> می‌گویند.

اگر چه کنترل یکسوسازها در حالت جریان گسسته بسیار راحت تر از حالت جریان پیوسته است اما با توجه شکل ۲-۱۶ مشاهده می‌شود که تغییرات جریان سلف (یا جریان ورودی) در حالت جریان پیوسته بسیار کمتر از حالت جریان گسسته می‌باشد. بنابراین می‌توان گفت که در این حالت نیازی به فیلتر EMI جهت کاهش ریپل جریان نیست. اما در حالت جریان گسسته نه تنها به یک فیلتر EMI


<sup>۱</sup> Electromagnetic Interference



سخت افزار بازگرداننده دینامیکی ولتاژ

نیاز است بلکه دامنه تغییرات جریان سلف (یا جریان ورودی) تأثیر مستقیم در انتخاب مقادیر نامی

سلف و خازن فیلتر EMI دارد [۲].



فصل سوم

**تشخیص خطا**

**و**

**روشهای کنترل**

**در**

**بازگرداننده دینامیکی ولتاژ**



## مقدمه

کنترل یک باز گرداننده دینامیکی ولتاژ شامل سه قسمت اصلی است که عبارتند از؛ بخش تشخیص خطا، بخش کنترل ولتاژ و استراتژی تعیین اندازه دامنه و فاز ولتاژ خروجی و بخش تولید فرمانهای کلید زنی/اینورتر. در این فصل ابتدا روشهای شناسایی و تشخیص فلش ولتاژ، معرفی شده سپس ساختارهای کنترل ولتاژ خروجی DVR و همچنین استراتژی های تعیین دامنه و فاز ولتاژ تزریقی ارائه شده‌اند. در آخر نیز روشهای کلید زنی اینورتر سه فاز شامل SPWM مدولاسیون باند هیستریزس و مدولاسیون فضای برداری، آورده شده‌اند.

### ۱-۳ روشهای تشخیص و شناسایی خطا

#### ۱-۱-۳ حلقه فاز قفل شده<sup>۱</sup> (PLL)


زاویه فاز و اطلاعات فرکانسی ولتاژ شبکه در کنترل ادوات FACTS و ابزارهای کنترل توان مصرف کننده نقش بسزایی دارند. ساده‌ترین ابزاری که می‌تواند فاز ولتاژ شبکه را در هر لحظه نمایش دهد، حلقه فاز قفل شده است. ولتاژ شبکه ممکن است تحت تأثیر عواملی مانند عدم تعادل، فلیکر، هارمونیکهای اضافی و تغییرات فرکانس قرار گیرد. در تمامی این حالات PLL بایستی قادر باشد روی فاز ولتاژ قفل کند. ساده‌ترین و پر کاربردترین PLL، نوع سخت افزاری آن می‌باشد که از یک آشکارساز نقطه عبور صفر<sup>۲</sup> (به عنوان آشکارساز فاز) و یک جبران‌ساز (فیلتر حلقه) و یک نوسان ساز

<sup>۱</sup> Phase Locked Loop

<sup>۲</sup> Zero Crossing Detector




کنترل شده با ولتاژ<sup>۱</sup> تشکیل شده است. شکل ۳-۱ دیاگرام بلوکی این حلقه قفل شده فاز سخت افزاری را نشان می‌دهد [۱۸].



شکل ۳-۱: حلقه قفل شده فاز سخت افزاری

مشکل اصلی PLL سخت افزاری این است که نقاط عبور صفر ولتاژ پس از یک نیم سیکل آشکار می‌شوند و در نتیجه یک نویز در حوالی نقطه عبور صفر ولتاژ باعث نوسان زاویه فاز تشخیص داده شده توسط PLL می‌شود. برای دقت بیشتر و سرعت بیشتر کنترل فاز حلقه قفل شده فاز برداری طراحی شد. این نوع PLL از یک آشکار ساز برداری، کنترل کننده PI، زمان سنج و یک حافظه به صورتی که در شکل ۳-۲ نشان داده شده است، استفاده می‌کند. این شیوه نرم افزاری مشکل مقایسه کننده سخت افزاری را در PLL سخت افزاری رفع می‌کند. اگر بردار تولید شده  $V_P$  برابر صفر شود، سیگنال خروجی با ولتاژ شبکه همزمان می‌شود [۱۸].



شکل ۳-۲: حلقه فاز قفل شده نرم افزاری

در این سیستم یک حلقه قفل شده فاز نرم افزاری بر پایه تبدیل dq طراحی شده و مورد استفاده قرار گرفته شده است. تبدیل dq یک تبدیل از دستگاه سه فاز به یک دستگاه دو بعدی گردان با سرعت  $\omega$  است. اگر  $\omega$  برابر فرکانس زاویه‌ای ولتاژ شبکه باشد مؤلفه‌های d و q مقادیر ثابت خواهند

<sup>۱</sup> Voltage Control Oscillator





شد به غیر از حالتی که مؤلفه توالی منفی یا صفر داریم. ماتریس تبدیل از مختصات سه فاز به دستگاه مختصات ثابت دو بعدی  $\alpha\beta$  تحت رابطه ۱-۳ آورده شده است و پس از آن رابطه ۲-۳ نشان می‌دهد

که چگونه می‌توان ولتاژها را از مختصات ثابت دو بعدی  $\beta\alpha$  به مختصات گردان dq نگاشت داد.

$$\begin{bmatrix} V_{\alpha} \\ V_{\beta} \end{bmatrix} = \sqrt{\frac{3}{2}} \begin{bmatrix} 1 & -\frac{1}{2} & -\frac{1}{2} \\ 0 & \frac{\sqrt{3}}{2} & -\frac{\sqrt{3}}{2} \end{bmatrix} \begin{bmatrix} V_{sa} \\ V_{sb} \\ V_{sc} \end{bmatrix} \quad (1-3)$$

$$\begin{bmatrix} V_{sd} \\ V_{sq} \end{bmatrix} = \begin{bmatrix} \cos \theta & \sin \theta \\ -\sin \theta & \cos \theta \end{bmatrix} \begin{bmatrix} V_{\alpha} \\ V_{\beta} \end{bmatrix} \quad (2-3)$$


عملکرد SPLL بر اساس تعیب فاز توالی مثبت ولتاژ شبکه است. شکل ۳-۳ دیاگرام بلوکی

یک SPLL را نشان می‌دهد. دستگاه مختصات dq همفاز با زاویه خروجی SPLL می‌چرخد. در

دیاگرام برداری شکل ۴-۳ بردار  $V_{SPLL}$  خروجی SPLL و  $\theta$  زاویه آن است و  $V_s$  بردار ولتاژ شبکه و  $\phi$

زاویه آن می‌باشد. رابطه ۳-۳ اختلاف این دو زاویه را نشان می‌دهد.

$$\phi - \theta = \lambda \approx \sin \lambda = \frac{V_{sq}}{\sqrt{V_{sd}^2 + V_{sq}^2}} = V_{sqn} \quad (3-3)$$




شکل ۳-۳: دیاگرام بلوکی SPLL [۱۹]

بنابراین با صفر شدن  $V_{sqn}$  این اختلاف صفر و در واقع PLL روی فاز سیستم قفل می‌کند.

برای این منظور بایستی به کمک یک فیدبک یک حلقه کنترلی تشکیل داد. از یک انتگرال‌گیر در

حلقه کنترلی برای بدست آوردن زاویه فاز از فرکانس زاویه‌ای  $\omega$  در هر لحظه، استفاده شده است.

بنابراین خطای حالت ماندگار سیستم حلقه بسته برابر با صفر است [۱۹].



شکل ۳-۴: دیاگرام برداری ولتاژهای شبکه و SPLL

دینامیک گذرا و پایداری حلقه به کمک یک کنترل کننده که می‌تواند یک کنترل کننده انتگرالی تناسبی (PI) یا یک جبران‌ساز پیش فاز - پس‌فاز (lead lag) باشد، تضمین می‌شود [۱۸]. اگر در زمان جبران سازی فلش ولتاژ، جهش فاز ولتاژ نیز نیاز به جبران‌سازی داشته باشد، بایستی به نوعی زاویه فاز سیستم قبل از وقوع فلش ولتاژ را حفظ کرد. دو راه برای رسیدن به این هدف وجود دارند؛ اول آنکه از یک PLL با دینامیک گذرای کند استفاده کنیم تا تغییرات در زاویه خروجی PLL هنگام رخداد فلش ولتاژ بسیار کندتر از تغییرات در زاویه فاز ولتاژ شبکه باشد و به این ترتیب در مدت زمان تعقیب فاز توسط PLL هنگام فلش ولتاژ اطلاعات فاز سیستم تقریباً بدون تغییر خواهند ماند. به این ترتیب جبران‌سازی فلش ولتاژ شامل جبران دامنه و فاز ولتاژ سیستم خواهد بود. دومین راه حل برای این موضوع استفاده از یک PLL با دینامیک معمولی یا سریع با امکان نگه داشتن زاویه خروجی (زاویه فاز) در هر لحظه دلخواه با یک سیگنال خارجی می‌باشد (به این کار اصطلاحاً فریز<sup>۱</sup> کردن می-

<sup>۱</sup> Freeze



گویند). وقتی اختلاف فاز ولتاژ شبکه با خروجی SPLL کوچک باشد، این سیستم، مانند یک سیستم مرتبه

اول رفتار می‌کند. در ادامه دو کنترل کننده برای تنظیم دینامیک حلقه PLL معرفی شده‌اند [۱۸].

### الف) کنترل کننده PI

تابع تبدیل سیستم حلقه بسته همراه با کنترل کننده PI با توجه به شکل ۳-۳ به صورت (۳-)

(۴) خواهد بود. کنترل کننده طراحی شده بایستی پاسخ دینامیکی خوب و خاصیت فیلترینگ مطلوبی داشته باشد.

$$G_{open}(s) = \frac{1}{s}(k_p + k_i/s) \Rightarrow G_{close}(s) = \frac{2\xi\omega_n s + \omega_n}{s^2 + 2\xi\omega_n s + \omega_n^2} \quad (4-3)$$

$$\xi = \frac{k_p}{2} \frac{1}{\sqrt{k_i}} \quad \omega_n = \sqrt{k_i} \quad \text{که در آن؛}$$

### ب) جبران‌ساز پیش‌فاز پس‌فاز<sup>۱</sup>

یکی از اهداف طراحی جبران‌ساز پیش‌فاز پس‌فاز، فیلتر کردن هارمونیک‌های ۱۰۰ Hz و ۳۰۰ Hz است.

تابع تبدیل سیستم حلقه بسته و تابع تبدیل جبران‌ساز به صورت (۳-۵) است.

$$G_{open}(s) = \frac{K}{s} \left( \frac{1+T_1 s}{1+T_2 s} \right) \Rightarrow G_{close}(s) = \frac{(2\xi\omega_n s - 1/T_2)s + \omega_n^2}{s^2 + 2\xi\omega_n s + \omega_n^2} \quad (5-3)$$

$$\xi = \frac{1}{2} \left( \frac{KT_1 + 1}{\sqrt{KT_2}} \right) \quad \omega_n = \sqrt{\frac{K}{T_2}} \quad \text{که در آن؛}$$

همانطور که گفته شد، اساس کار SPLL تعقیب فاز توالی مثبت شبکه است. بنابراین اگر

در اثر فلش ولتاژ فقط توالی مثبت داشته باشیم و همچنین توالی مثبت نیز شامل هارمونیک‌های اضافی

نباشد، زاویه فاز سیستم و در نتیجه خروجی SPLL و مؤلفه‌های d و q بدون نوسان خواهند بود. اما

<sup>۱</sup> Lead-Lag



عدم تعادل در ولتاژ شبکه باعث نوسان در مؤلفه های d یا q می شود. این مسئله نیز به کمک رابطه (۶-۳) نشان داده می شود [۱۸].

$$V_s = V_{s\alpha} + jV_{s\beta} = e^{j\omega} (V_{sd}^+ + jV_{sq}^+) + e^{-j\omega} (V_{sd}^- + jV_{sq}^-) \quad (۶-۳)$$

رابطه (۶-۳) نشان می دهد زمانی که PLL روی فاز سیستم ( $\omega t$ ) قفل می کند یا به عبارتی زمانی که دستگاه dq با سرعت  $\omega$  می چرخد، مؤلفه های d و q با فرکانس  $2\omega$  نوسان می کنند.

### ۲-۱-۳ شناسایی اغتشاش به کمک مؤلفه های متقارن

در بخش قبلی مشاهده شد هنگامی که فلش ولتاژی از نوع نامتقارن (B,C یا D) رخ دهد، مؤلفه های d و q با فرکانسی دو برابر فرکانس شبکه نوسان می کنند. استفاده از مؤلفه های متقارن این مشکل را رفع خواهد نمود. در این قسمت الگوریتم هایی برای پیدا کردن توالی های مثبت، منفی و صفر معرفی شده اند. یک الگوریتم مناسب بایستی از سرعت کافی و عملکرد مناسب جهت پیدا کردن مؤلفه های متقارن برخوردار و مقاوم در برابر تغییرات باشد. از طرفی بایستی حساس به هارمونیک های موجود در سیگنال اندازه گیری شده نباشد. براساس تئوری فورسکیو<sup>۱</sup> یک مجموعه از فازورهای نا متعادل سه فاز  $V_a$ ،  $V_b$  و  $V_c$  را همیشه می توان با سه سیستم سه فاز متعادل جایگزین کرد که عبارتند از؛

توالی فاز مثبت<sup>۲</sup>؛ که از سه فازور با دامنه یکسان  $V_p$  و اختلاف فاز  $120^\circ$  درجه در جهت عکس

عقربه های ساعت تشکیل شده است.

<sup>۱</sup> Fortescue

<sup>۲</sup> Positive Sequence



توالی فاز منفی<sup>۱</sup>؛ که از سه فازور با دامنه یکسان  $V_n$  و اختلاف فاز ۱۲۰ درجه در جهت حرکت عقربه‌های ساعت تشکیل شده است.

توالی فاز صفر؛ که از سه فازور همفاز با دامنه یکسان  $V$  تشکیل شده است.

مؤلفه‌های متقارن به طور ریاضی به کمک تبدیل فورسکیو از رابطه ۳-۷ محاسبه می‌شوند.

$$\begin{bmatrix} V_p \\ V_n \\ V_0 \end{bmatrix} = \begin{bmatrix} 1 & a & a^2 \\ 1 & a^2 & a \\ 1 & 1 & 1 \end{bmatrix} \begin{bmatrix} V_a \\ V_b \\ V_c \end{bmatrix} \quad a = e^{j\frac{2\pi}{3}} \quad (7-3)$$

یکی از روشهای معمول برای شناسایی اغتشاش ولتاژ محاسبه مقدار مؤثر فازهای ولتاژ سه فاز است. اما این روش به دلیل زمان محاسبات بالا برای بدست آوردن مقدار مؤثر ولتاژ کند است. اما الگوریتم‌هایی که برای محاسبه مؤلفه‌های متقارن معرفی شده‌اند از سرعت نسبتاً بالایی برخوردارند.

### ۳-۱-۲-۱ روش حذف سیگنال تأخیری<sup>۲</sup> (DSC)

در حالت کلی ولتاژهای نامتعادل شبکه (بردار ولتاژ شبکه  $e^{\alpha\beta}$ ) را می‌توان در مختصات  $\alpha\beta$  به

صورت زیر نوشت؛

$$e^{\alpha\beta}(t) = e_p^{\alpha\beta}(t) + e_n^{\alpha\beta}(t) = E_p^{j(\omega t/\varphi_p)}(t) + E_n^{j(\omega t/\varphi_n)}(t) \quad (8-3)$$

که در آن؛  $e_p^{\alpha\beta}(t)$  و  $e_n^{\alpha\beta}(t)$  بردارهای توالی‌های مثبت و منفی ولتاژ شبکه و  $E_p$  و  $E_n$  دامنه توالی‌های مثبت و منفی ولتاژ شبکه و  $\varphi_p$  و  $\varphi_n$  اختلاف فاز آنها هستند.

روش DSC به کمک روابط (۳-۹) و (۳-۱۰) و به صورت زیر تعریف می‌شود؛

<sup>۱</sup> Negative Sequence


<sup>۲</sup> Delayed Signal Cancellation



$$e_p^{\alpha\beta}(t) = \frac{1}{2} \left( e^{\alpha\beta}(t) + je^{\alpha\beta}(t - \frac{T}{4}) \right) \Rightarrow \begin{cases} e_p^\alpha = \frac{1}{2} \left( e^\alpha(t) - e^\beta(t - \frac{T}{4}) \right) \\ e_p^\beta = \frac{1}{2} \left( e^\beta(t) + e^\alpha(t - \frac{T}{4}) \right) \end{cases} \quad (9-3)$$

$$e_n^{\alpha\beta}(t) = \frac{1}{2} \left( e^{\alpha\beta}(t) - je^{\alpha\beta}(t - \frac{T}{4}) \right) \Rightarrow \begin{cases} e_n^\alpha = \frac{1}{2} \left( e^\alpha(t) + e^\beta(t - \frac{T}{4}) \right) \\ e_n^\beta = \frac{1}{2} \left( e^\beta(t) - e^\alpha(t - \frac{T}{4}) \right) \end{cases} \quad (10-3)$$

که  $e_p^{\alpha\beta}(t)$  و  $e_n^{\alpha\beta}(t)$  مؤلفه‌های توالی مثبت و منفی ولتاژ شبکه بوده و  $T$  دوره تناوب ولتاژ شبکه می‌باشد. دیاگرام برداری نشان داده شده در شکل ۳-۵ به درک بهتر این روش کمک می‌کند.



شکل ۳-۵: دیاگرام برداری ولتاژهای توالی مثبت و منفی در مختصات  $\alpha\beta$


در دستگاه مختصات  $\alpha\beta$  بردار توالی فاز مثبت با فرکانس شبکه و در جهت عکس حرکت عقربه‌های ساعت می‌چرخد در حالیکه بردار توالی فاز منفی با همان فرکانس در جهت حرکت عقربه‌های ساعت می‌چرخد. بردار ولتاژ شبکه با یک تأخیر به اندازه یک چهارم دوره تناوب آن در مختصات دو بعدی به صورت زیر در می‌آید؛

$$e_p^{\alpha\beta}(t) = je_p^{\alpha\beta}(t - \frac{T}{4}) \quad \text{و} \quad e_n^{\alpha\beta}(t) = -je_n^{\alpha\beta}(t - \frac{T}{4})$$

$$e^{\alpha\beta}(t) = e^\alpha + je^\beta \quad \text{و} \quad \frac{T}{4} \equiv \frac{\pi}{2} \quad \text{و از آنجا که؛}$$



در نهایت روابط (۹-۳) و (۱۰-۳) برای توالی‌های فاز مثبت و منفی بدست می‌آیند. به کارگیری روابط (۹-۳) و (۱۰-۳) متناظر با میانگین‌گیری از سیگنال در یک چهارم دوره تناوب است که نتیجه آن یک پاسخ مقاوم خواهد بود. عیب این روش این است که یک چهارم سیکل در فرکانس پایه جهت تخمین توالی‌های فاز احتیاج است. شکل ۳-۶ دیاگرام بلوکی روش DSC را در حالت زمان گسسته نشان می‌دهد. منظور از  $dq_p$  یک صفحه  $dq$  است که عکس حرکت عقربه‌های ساعت با همان فرکانس زاویه‌ای سیستم می‌چرخد و  $dq_n$  نیز یک صفحه  $dq$  است که با فرکانس زاویه‌ای سیستم و در جهت عقربه‌های ساعت می‌چرخد. این دو صفحه چهارچوب‌های مرجع سنکرون مثبت و منفی نیز نامیده می‌شوند.



شکل ۳-۶: دیاگرام بلوکی روش DSC [۵]

زمانی که از یک کنترل کننده زمان گسسته استفاده می‌شود، سیگنال اندازه‌گیری شده  $e^{\alpha\beta}(k)$  بایستی به اندازه  $F_g/4F_g$  نمونه تأخیر داده شود (این تعداد نمونه تأخیری معادل همان  $T/4$  را ایجاد می‌کند) این عدد بایستی یک عدد صحیح باشد به این معنی که برای یک تخمین صحیح و کامل، دانش صحیح از فرکانس شبکه و انتخاب فرکانس نمونه برداری مناسب لازم هستند که محدودیت استفاده از روش DSC است [۵].

۳-۱-۲-۲ روش توالی مثبت دلخواه<sup>۱</sup> (FPS)


همانطور که در بخش قبل نشان داده شد، روش DSC به زمانی برابر یک چهارم دوره تناوب ولتاژ شبکه برای پیدا کردن توالی‌های مثبت و منفی احتیاج دارد. حتی وقتی که اغتشاش فقط شامل توالی مثبت باشد این مورد اتفاق می‌افتد. بهر حال در عملکرد نرمال ترجیح داده می‌شود که توالی مثبت تا حد ممکن سریعتر آشکار شود. در این حالت فقط توالی منفی به کمک DSC آشکار می‌شود. مؤلفه توالی مثبت شبکه با کم کردن مؤلفه توالی منفی ولتاژ شبکه از  $e^{ap}(t)$  (ولتاژ شبکه در مختصات  $\alpha\beta$ ) بدست می‌آید. این روش DSC اصلاح شده را روش توالی مثبت مطلوب می‌نامند. به دلیل اینکه سیگنال اندازه‌گیری شده همواره تحت تأثیر نویز و هامونیک‌های اضافی قرار می‌گیرد، لازم است تا به کمک یک فیلتر پایین گذر این هامونیک‌ها حذف شوند. برای بدست آوردن یک تخمین خوب از مؤلفه توالی مثبت، که تحت هامونیک‌ها ولتاژ شبکه قرار نگیرد فیلتر مورد استفاده را می‌توان یک فیلتر پایین گذر باترورث<sup>۲</sup> مرتبه دوم با ماکزیمم فرکانس قطع  $100\text{Hz}$  در نظر گرفت [۵]. برای جلوگیری از جابه‌جایی فاز اعمالی توسط فیلتر ابتدا سیگنال  $e^{ap}(t)$  از دستگاه مختصات  $\alpha\beta$  به دستگاه مختصات  $dq_n$  نگاشت داده می‌شود و سپس از فیلتر عبور داده می‌شود. سیگنال فیلتر شده مجدداً به دستگاه مختصات  $\alpha\beta$  برگردانده می‌شود. و از سیگنال اصلی  $e^{ap}(t)$  کم می‌شود تا سیگنال  $e_p^{ap}(t)$  حاصل شود. با تبدیل این سیگنال به مختصات  $dq$  سیگنال  $e^{dap}$  حاصل می‌شود. در موقع تبدیل عکس از مختصات  $dqn$  به  $\alpha\beta$  می‌توان اختلاف فازی را که فیلتر ایجاد کرده، با اضافه کردن  $\Delta\theta$  به زاویه ولتاژ شبکه جبران کرد. شکل ۳-۷ دیاگرام بلوکی این روش را نشان می‌دهد. به

<sup>۱</sup> Favorite Positive Sequence<sup>۲</sup> Butter worth





عنوان یک نتیجه، بدست آوردن مؤلفه مثبت به کمک این روش در مقایسه با روش DSC سریعتر خواهد بود در حالیکه مؤلفه توالی منفی کندتر آشکار می‌شود. عملکرد حالت گذرای FPS بستگی به فرکانس قطع فیلتر پایین گذر به کار برده شده دارد. هرچه فرکانس قطع فیلتر پایین گذر کوچکتر باشد مؤلفه‌های توالی مثبت بدست آمده نوسانی می‌شوند و مؤلفه‌های توالی منفی کندتر می‌شوند. مزیت این روش تنها در آشکار سازی سریعتر مؤلفه توالی مثبت شبکه است [۵].



شکل ۳-۷: دیاگرام بلوکی روش FPS [۵]

### ۳-۲-۱-۳ روش حداقل مربعات باز گشتی<sup>۱</sup> RLS

بردار ولتاژ شبکه در دستگاه مختصات ثابت  $\alpha\beta$  را می‌توان به کمک تبدیل زیر بدست آورد:

$$\begin{bmatrix} e_\alpha(t) \\ e_\beta(t) \end{bmatrix} = \begin{bmatrix} \cos \omega t & -\sin \omega t & \cos \omega t & \sin \omega t \\ \sin \omega t & \cos \omega t & -\sin \omega t & \cos \omega t \end{bmatrix} \begin{bmatrix} E_{dp} \\ E_{dq} \\ E_{dn} \\ -E_{qn} \end{bmatrix} \quad (11-3)$$

که  $E_{dp}$  و  $E_{dq}$  بخش‌های حقیقی و موهومی بردار  $E_p^{J\phi p}$  هستند.  $E_{dn}$  و  $E_{qn}$  نیز بخش‌های

حقیقی و موهومی بردار  $E_n^{J\phi n}$  هستند. رابطه ۱۱-۳ را می‌توان در حوزه زمان گسسته و با زمان نمونه

بردار  $T_s$  به صورت زیر بیان کرد:

<sup>۱</sup> Recursive Least Square



$$Y(k) = R(k)\theta(k) \quad Y(k) = \begin{bmatrix} e_\alpha(t) \\ e_\beta(t) \end{bmatrix} \quad \theta(k) = \begin{bmatrix} E_{dp} \\ E_{dq} \\ E_{dn} \\ -E_{qn} \end{bmatrix}$$

$$R(k) = \begin{bmatrix} \cos \omega k T_s & -\sin \omega k T_s & \cos \omega k T_s & \sin \omega k T_s \\ \sin \omega k T_s & \cos \omega k T_s & -\sin \omega k T_s & \cos \omega k T_s \end{bmatrix} \quad (12-3)$$

برای محاسبه مؤلفه‌های متقارن بردار ولتاژ  $e^{ab}$ ، چهار متغیر بایستی مشخص شوند، اما ماتریس تبدیل یک ماتریس  $2 \times 4$  است و نمی‌توان معکوس آنرا بدست آورد. با فرض اینکه  $E_{dp}$ ،  $E_{dq}$ ،  $E_{dn}$  و  $E_{qn}$  به آهستگی تغییر می‌کنند و طی دو نمونه می‌توان آنها را ثابت فرض کرد. بنابراین رابطه ۱۳-۳

بدست می‌آید؛

$$\begin{bmatrix} Y(k-1) \\ Y(k) \end{bmatrix} = \begin{bmatrix} R(k-1) \\ R(k) \end{bmatrix} \theta(k) \quad (13-3)$$

حال ماتریس  $R$  یک ماتریس  $4 \times 4$  است و می‌توان نوشت؛

$$\theta(k) = \begin{bmatrix} R(k-1) \\ R(k) \end{bmatrix}^{-1} \begin{bmatrix} Y(k-1) \\ Y(k) \end{bmatrix}$$

بنابراین به کمک رابطه ۱۳-۳ امکان تخمین مؤلفه‌های متقارن طی دو نمونه حاصل می‌شود.

این روش بسیار حساس به نویز اندازه‌گیری است. با در نظر گرفتن تعداد نمونه‌های بیشتر امکان

افزایش مقاومت این الگوریتم به نویز، وجود خواهد داشت. فرض که تعداد  $\gamma$  نمونه در نظر گرفته شده-

اند، بنابراین رابطه ۱۳-۳ به صورت زیر در می‌آید؛

$$\begin{bmatrix} Y(k-\gamma) \\ \vdots \\ Y(k) \end{bmatrix} = \begin{bmatrix} R(k-\gamma) \\ \vdots \\ R(k) \end{bmatrix} \theta(k) \quad (14-3)$$

بردار حالت  $\theta$  نیز برابر خواهد بود با؛



$$\theta(k) = \begin{bmatrix} [R(k-\gamma)]^T [R(k-\gamma)] \\ \vdots \\ R(k) \end{bmatrix}^{-1} \begin{bmatrix} R(k-\gamma) \\ \vdots \\ R(k) \end{bmatrix} \begin{bmatrix} Y(k-\gamma) \\ \vdots \\ Y(k) \end{bmatrix} \quad (15-3)$$

افزایش تعداد نمونه‌ها علاوه بر آنکه باعث کاهش سرعت الگوریتم (کاهش پهنای باند الگوریتم) می‌شود از طرفی باعث بزرگ شدن اندازه ماتریس تبدیل شده و حافظه زیادی را در پردازنده مرکزی اشغال می‌کند. برای غلبه بر این مشکل از روش حداقل مربعات باز گشتی استفاده می‌شود که در ادامه این الگوریتم شرح داده شده است. تابع هزینه به صورت ۱۶-۳ تعریف می‌شود؛

$$J[\theta(k)] = \sum_{j=0}^k \lambda^{k-j} [Y(j) - R(j)\theta(k)]^T [Y(j) - R(j)\theta(j)] \quad (16-3)$$

که در آن  $\lambda$  ضریب فراموشی است و می‌تواند بین صفر و یک متغیر باشد. عملکرد حالت گذرای روش RLS بستگی به مقدار  $\lambda$  دارد. برای بدست آوردن  $\theta(k)$  بایستی این تابع حداقل شود که این کار به کمک الگوریتم زیر امکان پذیر است؛

$$\theta(k) = \theta(k-1) + K(k)[Y(k) - R(k)\theta(k-1)] \quad (17-3)$$

$$K(k) = P(k-1)R^T(k)[\lambda I + R(k)P(k-1)R^T(k)]^{-1} \quad (18-3)$$

$$P(k) = (I - K(k)R(k))P(k-1)/\lambda \quad (19-3)$$

$$\theta(0) = 0, \quad P(0) = P_0 I \in \mathbb{R}^{n \times n} \quad \& \quad P_0 > 0 \quad \text{که در آن؛}$$


$P$  مقدار ثابت کواریانس خطای اولیه است. زاویه فاز توالی مثبت نیز از رابطه زیر محاسبه می‌شود؛

$$\phi(k) = \tan^{-1} \left[ \frac{E_q^p(k)}{E_d^p(k)} \right] \quad (20-3)$$

شکل ۸-۳ روند نمای این روش را نشان می‌دهد. برای افزایش سرعت و پیدا کردن مؤلفه‌های متقارن و آشکار سازی جهش فاز رخ داده در اثر فلش ولتاژ در روند نمای نشان داده شده تغییر



کوچکی داده شده است. در این حالت اگر میزان خطا از یک مقدار  $\varepsilon$  بزرگتر باشد مقدار ماتریس کواریانس دوباره برابر با همان مقدار اولیه خواهد شد و در غیر این صورت روندنا همان الگوریتم را دنبال می‌کند. برای جلوگیری از تأثیر نویز لازم است که مقدار  $\varepsilon$  خیلی کوچک انتخاب نشود (مقداری در حد ۲۰٪ تا ۴۰٪ بیک ولتاژ نامی منبع در نظر گرفته می‌شود) [۲۰].



شکل ۳-۸: روند نمای روش RLS



### ۳-۱-۳ تشخیص خطا در سیستمهای چهارسیمه

در سیستمهایی که شامل سیم زمین نیز هستند، وقوع خطای نامتقارن باعث جاری شدن جریان توالی صفر در سیم چهارم شده که خود باعث پدید آمدن فلش ولتاژ نامتعادل در سیستم می-شود. در این گونه مواقع نه تنها محاسبه مؤلفه‌های  $d$  و  $q$  به تنهایی کارآمد نیست بلکه محاسبه مؤلفه‌های توالی مثبت و منفی نیز به تنهایی نمی‌تواند مفید واقع شود. به عبارتی در این حالت هنگام باز سازی و جبران ولتاژ، نمی‌توان با این اطلاعات ولتاژ را به مقدار نامی باز گرداند. در این حالت مؤلفه توالی صفر مقداری غیر صفر داشته و محاسبه آن ضروری است. همانطور که در حالت سه فاز متعادل ولتاژ مؤلفه  $q$  یا توالی منفی، صفر هستند اندازه مؤلفه توالی صفر نیز در حالت تعادل برابر صفر خواهد بود. با تغییر اندکی، دستگاه مختصات  $dq$  به دستگاه مختصات  $dq_0$  شامل مؤلفه توالی صفر تبدیل می‌شود. همچنین به راحتی می‌توان همین مؤلفه توالی صفر را در کنار توالی‌های مثبت و منفی ولتاژ محاسبه کرده و در جبران‌سازی ولتاژ مورد استفاده قرار داد.


### ۳-۱-۴ شناسایی فلش ولتاژ به کمک تبدیل فوریه

به کمک تبدیل فوریه می‌توان دامنه هارمونیک اصلی و هارمونیکهای اضافی یک سیگنال را حساب کرد. اگر سیگنال مورد نظر یک سیگنال سینوسی با فرکانس  $\omega$  باشد آنگاه حاصل تبدیل فوریه فقط دامنه سیگنال سینوسی خواهد بود. تبدیل فوریه یک سیگنال را می‌توان در دو حالت پیوسته و گسسته بدست آورد. در عمل برای اندازه‌گیری دامنه سیگنال اصلی یا هارمونیکها از فرم گسسته آن استفاده می‌شود. تبدیل فوریه گسسته یک سیگنال به کمک رابطه زیر بدست می‌آید؛



$$Y = \frac{1}{2\pi} \sum_n y[n] e^{jn\omega} \quad (21-3)$$

چندین تکنیک برای محاسبه تبدیل فوریه گسسته یک سیگنال استفاده شده که از بین آنها روش پنجره لغزان<sup>۱</sup> از سرعت و مقاومت بیشتری برخوردار است. برای بدست آوردن دامنه هارمونیک اصلی یک شکل موج به کمک تبدیل فوریه گسسته لازم است تا حداقل به اندازه یک سیکل کامل هارمونیک اصلی از سیگنال نمونه برداری کرد. از طرفی برای آنکه تغییرات یک سیگنال متغیر با زمان در هر لحظه در تبدیل فوریه لحاظ شود، بایستی نمونه برداری به طور پیوسته انجام گیرد. بنابراین برای آنکه تعداد نمونه‌ها را کاهش داده و تغییرات یک سیگنال متغیر با زمان نیز در هر لحظه در نظر گرفته شود، از روش پنجره لغزان برای نمونه برداری از سیگنال استفاده می‌شود. در این روش همانطور که در شکل ۳-۹ نشان داده شده است از یک پنجره که پهنای آن به اندازه یک سیکل هارمونیک اصلی است، برای نمونه برداری از سیگنال استفاده می‌شود.



شکل ۳-۹: تکنیک پنجره لغزان

سپس با هر دوره تناوب نمونه برداری این پنجره به اندازه یک نمونه به جلو رانده می‌شود. مثلاً اگر پنجره شامل ۱۲۸ نمونه از سیگنال باشد و سیگنال مورد نظر ولتاژ شبکه با فرکانس ۵۰ Hz باشد، فرکانس نمونه برداری برابر با ۱۲۸×۵۰ Hz خواهد بود. پس هر  $1/(128 \times 50)$  پنجره نمونه برداری یک نمونه به سمت جلو رانده می‌شود. به این ترتیب در هر لحظه علاوه بر آنکه نمونه‌های یک سیگنال

<sup>۱</sup> Sliding Window



کامل از شکل موج را داریم، داده‌های بدست آمده از شکل موج نیز جدیدتر می‌شوند. اما به هر حال در این روش برای بدست آوردن دامنه هارمونیک اصلی سیگنال به تعداد  $n$  نمونه نیاز است که از این بین تنها نمونه آخر جدید است. از طرفی برای افزایش دقت این روش بایستی تعداد نمونه‌ها را افزایش داد که باعث بالا رفتن حجم حافظه اشغال شده از پردازنده و همچنین بالا رفتن حجم عملیات محاسباتی می‌شود که خود باعث پایین آمدن سرعت این روش می‌شود [۲۲].

### ۳-۱-۵ شناسایی فلش ولتاژ به کمک تبدیل ویولت<sup>۱</sup>

اگرچه تبدیل فوریه به کمک تکنیک پنجره لغزان، دامنه هارمونیک اصلی و سایر هارمونیکهای یک سیگنال را به راحتی آشکار می‌کند اما این روش دو ایراد اساسی دارد. اولاً تبدیل فوریه تنها ماهیت فرکانسی یک سیگنال را مشخص می‌کند و فاقد هر گونه اطلاعات زمانی است. ثانیاً پهنای پنجره نمونه برداری بایستی حداقل به اندازه یک دوره تناوب هارمونیک اصلی باشد. در صورتی که پهنای آن کوچک انتخاب شود، دامنه هارمونیکهای فرکانس پایین آشکار نمی‌شوند و اگر پهنای آن بزرگ انتخاب شود تغییرات سریع سیگنال آشکار نمی‌شوند. بنابراین در این روش دامنه صحیح هارمونیک اصلی در یک لحظه پس از گذشت یک سیکل از سیگنال بدست می‌آید. اطلاعاتی که از تبدیل ویولت یک سیگنال بدست می‌آیند در حوزه زمان و فرکانس هستند. برخلاف توابع سینوسی که در تبدیل فوریه استفاده می‌شود، در تبدیل ویولت از توابع نوسانی که در دو جهت میرا می‌شوند، استفاده می‌شود. شکل ۳-۱۰ یک نمونه از این توابع را نشان می‌دهد. این توابع را اصطلاحاً توابع

<sup>۱</sup> Wavelet Transform



انرژی می‌گویند. در تبدیل فوریه هر تابع سینوسی با دو مشخصه دامنه و فرکانس تغییر می‌کند اما در تبدیل ویولت دو ضریب مقیاس<sup>۱</sup> و جا به جایی<sup>۲</sup>، توابع ویولت را تغییر می‌دهند. با توجه به گذرا بودن توابع انرژی می‌توان دریافت که تبدیل ویولت در آشکار کردن تغییرات سریع و گذرای سیگنالها بهتر و دقیقتر عمل می‌کند [۲۴].



شکل ۳-۱۰: توابع ویولت نمونه (ضریب مقیاس از چپ به راست کاهش یافته است)

تبدیل ویولت پیوسته سیگنال  $S(t)$  از رابطه زیر حاصل می‌شود؛

$$T(a,b) = \int_{-\infty}^{\infty} S(t) \psi_{(a,b)}^*(t) dt \quad (22-3)$$

تابع ویولت مادر است و پارامترهای  $a$  و  $b$  به ترتیب ضرایب مقیاس و جابه جایی هستند.

تابع ویولت مادر به صورت زیر تعریف می‌شود؛

$$\psi_{(a,b)}(t) = \frac{1}{\sqrt{a}} \phi\left(\frac{t-b}{a}\right) \quad (23-3)$$

از تبدیل ویولت یک سیگنال، ضرایب  $a$  و  $b$  بدست می‌آیند. طی یک تبدیل ویولت پیوسته ضرایب  $a$  و  $b$  پیوسته خواهند بود.

تبدیل ویولت گسسته یک سیگنال را می‌توان از رابطه زیر بدست آورد؛

$$T(a,b) = \frac{1}{\sqrt{am}} \sum_n S(t) \psi \left[ \frac{k - nb_0 a_0^m}{a_0^m} \right] \quad (24-3)$$


<sup>۱</sup> Scale Factor

<sup>۲</sup> Translation Factor





اعداد صحیح  $m$  و  $n$  به ترتیب ضرایب مقیاس و جابه جایی را کنترل می کنند.  $a$  یک ضریب مقیاس ثابت است که در مقداری بیشتر از یک تنظیم می شود (معمولا ۲) و  $b$  نیز یک ضریب جابه جایی مکانی ثابت است که در مقداری بیشتر از صفر (معمولا ۱) تنظیم می شود [۲۴]. نمونه برداری از سیگنال برای تبدیل ویولت نیز مشابه تبدیل فوریه به کمک یک پنجره لغزان صورت می گیرد اما در این حالت پنجره لغزان چندین پهنای مختلف دارد. این کار به کمک ضریب مقیاس صورت می گیرد. شکل ۳-۱۱ این موضوع را بهتر نشان می دهد. تغییرات فرکانس پایین به کمک بخش عریض پنجره و تغییرات سریع و گذرای سیگنال به کمک بخش های باریکتر پنجره آشکار می شوند.



شکل ۳-۱۱: ساختار نمونه برداری و تحلیل داده ها در تبدیل ویولت

تبدیل ویولت تغییرات سریع سیگنال را برخلاف تبدیل فوریه سریعتر و همراه با فاکتور زمان رخداد آن آشکار می کند. در مرجع [۲۴] از تبدیل ویولت برای شناسایی پدیده های تأثیر گذار بر کیفیت توان استفاده شده و در مرجع [۲۳] از این تبدیل برای شناسایی فلش ولتاژ استفاده شده است.



## ۲-۳ روشهای کنترل ولتاژ خروجی DVR و جبرانسازی ولتاژ

### ۱-۲-۳ ساختارهای کنترلی DVR

عملکرد DVR براساس افزودن ولتاژی با دامنه و فاز مشخص به شبکه است تا بتوان افت ولتاژ ناشی از فلش ولتاژ روی بار مورد حفاظت را جبران نمود. جبران افت ولتاژ می‌تواند فقط شامل جبران دامنه ولتاژ باشد یا اینکه شامل جبران جهش فاز ناشی از فلش ولتاژ نیز شود. دامنه و فاز ولتاژهای تزریقی با نمونه‌گیری از ولتاژهای خط بدست می‌آیند. متناظر با محل نمونه‌گیری دو ساختار کنترل کلی برای کنترل DVR وجود دارد که در ادامه معرفی شده‌اند.

### ۱-۱-۲-۳ ساختار کنترل پیشخور<sup>۱</sup>

این ساختار با نمونه‌گیری از ولتاژ خط قبل از ترانسفورماتور تزریق DVR (سمت منبع توان اصلی) حاصل می‌شود. در این حالت میزان افت ولتاژ ناشی از فلش ولتاژ در نقطه PCC (اتصال مشترک فیدرها) اندازه‌گیری می‌شود، سپس این میزان توسط اینورتر DVR ساخته شده و مجدداً به خط تزریق می‌شود. تا مجموع ولتاژ سمت بار مورد حفاظت، در مقدار نامی باقی بماند. در این حالت دینامیک بار (کم یا زیاد شدن آن) تأثیری در پاسخ خروجی DVR ندارد. همچنین این سیستم از پهنای باند خوبی برخوردار است و بنابراین سرعت آن در جبرانسازی ولتاژ نیز بالا خواهد بود. اما به‌رحال تغییرات ناشی از بخش‌های DVR که ولتاژ خروجی را تحت تأثیر می‌گذارد، از دید این ساختار کنترلی پنهان خواهند ماند. به عنوان مثال افت ولتاژ بخش DC و وجود امپدانسهای فیلتر

<sup>۱</sup> Feed Forward



خروجی DVR باعث تغییر در دامنه و فاز ولتاژ تزریقی می‌شود که با نمونه‌گیری از ولتاژ خط قبل از DVR نمی‌توان اثر آنها را جبران کرد [۲۶]، [۲۵].

### ۳-۲-۱-۲ ساختار کنترل پسخور<sup>۱</sup>

با نمونه‌گیری از ولتاژ خط در سمت بار (بعد از ترانسفورماتور تزریق) می‌توان یک حلقه کنترلی به صورت یک فیدبک خروجی تشکیل داد. به کمک این ساختار تغییرات ناخواسته در ولتاژ تزریقی در حلقه کنترل وارد شده و با قرار دادن یک کنترل کننده مناسب در حلقه می‌توان تأثیر آنها را میرا کرد. با طراحی کنترل کننده مناسب همچنین می‌توان علاوه بر آنکه پهنای باند حلقه را افزایش داد، نوسانات گذرای ناشی از لحظه وقوع خطا و پایان آنرا نیز میرا کرد. البته طراحی کنترل کننده برای این حلقه کار ساده‌ای نیست زیرا اینورتر، فیلتر و مجموع ترانسفورماتور و بار یک سیستم مرتبه بالا با خواص غیر خطی بوجود می‌آورند که طراحی کنترل کننده برای این سیستم را پیچیده و مشکل خواهند ساخت. همچنین در این حالت بهتر است تا ولتاژها به دو دستگاه گردان  $dqn$  (مربوط به توالی منفی) و  $dqp$  (مربوط به توالی مثبت) نگاشت داده شوند. زیرا تحت این نگاشتها سیگنالهای حاصل به صورت DC خواهند بود و تحت تأثیر دینامیک حالت ماندگار کنترل کننده قرار نخواهند گرفت. به عنوان مثال اگر نوسانی در مؤلفه‌های  $d$  یا  $q$  باشد ممکن است تحت تأثیر کنترل کننده حلقه دامنه و فاز آن دچار تغییر شود که در هر صورت ولتاژ تزریقی با خطا ساخته می‌شود [۲۸].

<sup>۱</sup> Feedback



### ۲-۲-۳ استراتژی های جبران سازی ولتاژ

برای هر ساختار کنترلی سه روش کلی برای تولید ولتاژ تزریقی وجود دارد. به طور کلی روشی که برای تولید ولتاژ تزریقی انتخاب می شود کاملاً وابسته به مشخصات بار و توان نامی DVR است و ربطی به ساختار کنترلی DVR ندارد. این روشها در ادامه معرفی شده اند.

#### ۱-۲-۲-۳ جبران سازی قبل از خطا<sup>۱</sup> (جبران سازی کامل)


جهش فاز ناشی از فلش ولتاژ می تواند عملکرد برخی بارها را دچار اختلال کند. از جمله این بارهای حساس به شیفت فاز می توان به کنترل کننده های AC و درایوهای صنعتی که سنکرون با فاز ولتاژ شبکه عمل می کنند، اشاره کرد. در حفاظت از این بارها در مقابل فلش ولتاژ رخ داده بایستی علاوه بر آنکه دامنه ولتاژ افت کرده جبران شود، فاز آن نیز بایستی به مقدار قبل از خطا برگردانده شود تا در مدت زمان وقوع فلش ولتاژ عملکرد این بارها دچار اشکال نشود. دیاگرام برداری شکل ۱۲-۳-۱۲ چگونگی جبران افت دامنه و شیفت فاز ولتاژ ناشی از فلش ولتاژ را نشان می دهد [۲۷]، [۲۵].

برای آنکه بتوان مقدار فاز را هنگام جبران سازی در مقدار قبل از خطا نگه داشت بایستی از یک PLL (حلقه قفل شده فاز) که دائماً فاز ولتاژ شبکه را تعقیب می کند، استفاده کرد. در این حالت بایستی به کمک کنترل کننده حلقه کنترلی PLL دینامیک PLL کند شود تا در لحظه رخداد فلش ولتاژ تغییر فاز ولتاژ سیستم در خروجی PLL به آهستگی ظاهر شود. به این ترتیب هنگام جبران سازی، ولتاژی که به شبکه تزریق می شود به گونه ای خواهد بود که دامنه و فاز ولتاژ شبکه به

<sup>۱</sup> Pre-Fault Compensation




حالت قبل از خطا باز گردانده شود. از این رو این روش را روش جبرانسازی پیش از خطا می نامند. راه دیگر این است که از یک PLL با دینامیک سریع و با قابلیت ثبت زاویه فاز استفاده شود. در این حالت به محض آنکه خطایی رخ دهد زاویه فاز سیستم توسط PLL ثبت می شود و مجدداً هنگام جبرانسازی این زاویه با مقداری که PLL در مدت زمان رخداد فلش ولتاژ نشان می دهد جمع شده و در نهایت ولتاژی که به شبکه تزریق می شود به گونه ای خواهد بود که دامنه و فاز ولتاژ شبکه را تصحیح کند.



شکل ۳-۱۲: جبرانسازی دامنه و فاز (a) فلش ولتاژ با جهش فاز (b) فلش ولتاژ بدون جهش فاز

دیگرام بلوکی شکل ۳-۱۳ استراتژی جبرانسازی قبل از خطا به کمک یک PLL را نشان می دهد که ساختار کنترلی آن از نوع پیشخور است. همانطور که در شکل نشان داده شده است پس از آنکه ولتاژهای سه فاز به دستگاه مختصات گردان همزمان با شبکه (dq) نگاشت داده شدند، با مقادیر مرجع مقایسه می شوند و سپس با توجه به زاویه ای که از PLL دریافت می شود اختلاف ولتاژ مورد نیاز با زاویه مناسب جهت جبران دامنه و فاز ولتاژ شبکه تولید شده و به شبکه تزریق می شود. واضح است که مقدار مؤلفه q در حالت سه فاز متعادل، صفر است و مقدار مؤلفه d برابر با مقدار مؤثر ولتاژ خط شبکه است. بایستی توجه داشت که اگر هنگام رخداد فلش ولتاژ جریان توالی صفر در شبکه جاری شود بایستی برای جبران افت ولتاژ ناشی از آن، مؤلفه ولتاژ توالی صفر نیز به شبکه تزریق شود. بنابراین تبدیل dq به تنهایی جوابگو نخواهد بود و بایستی از تبدیل dq<sub>0</sub> استفاده کرد.


زمانیکه از تجزیه مؤلفه‌های متقارن برای شناسایی و تشخیص فلش ولتاژ در استراتژی جبرانسازی دامنه و فاز استفاده شود بایستی از روش DSC همراه با یک PLL با دینامیک کند بهره گرفت. زیرا زاویه‌ای که به کمک توالی‌های مثبت و منفی محاسبه می‌شود، زاویه فاز لحظه‌ای ولتاژ شبکه است که البته تحت تأثیر فلش ولتاژ به سرعت تغییر می‌کند.



شکل ۳-۱۳: جبرانسازی به کمک PLL (ساختار کنترل پیشخور)

شکل ۳-۱۴: دیاگرام بلوکی جبرانسازی فلش ولتاژ با روش شناسایی تجزیه به مؤلفه‌های متقارن با استفاده از تکنیک DSC را نشان می‌دهد.

اکثر بارها موجود در شبکه فقط نسبت به تغییرات دامنه ولتاژ حساس هستند و تغییر فاز ولتاژ تأثیری در عملکرد آنها ندارد. از این رو جبرانسازی کامل فلش ولتاژ همیشه مدنظر نیست بنابراین می‌توان به کمک استراتژی‌هایی که در ادامه توضیح داده شده‌اند دامنه ولتاژ را با فراهم آوردن شرایطی مناسب‌تر جبران کرد [۲۵].




شکل ۳-۱۴: جبرانسازی به کمک تجزیه مؤلفه‌های متقارن (ساختار کنترل پیشخور)

### ۳-۲-۲-۲-۳ جبرانسازی حداقل ولتاژ<sup>۱</sup> (همفاز)

با توجه به دیاگرام برداری شکل ۳-۱۵ کمترین دامنه ولتاژ تزریقی مربوط به زمانی است که ولتاژی همفاز با ولتاژ شبکه حین رخداد فلش ولتاژ به شبکه تزریق شود. اگر چه در این حالت زاویه فاز ولتاژ سیستم حین فلش ولتاژ جبران نمی‌شود، اما می‌توان افت ولتاژهای بزرگتری را با تزریق ولتاژی با دامنه کوچکتر نسبت به حالت جبرانسازی کامل، جبران کرد. برای تحقق این روش بایستی از یک PLL با دینامیک سریع استفاده کرد. به این ترتیب زاویه فازی که PLL در هر لحظه نشان می‌دهد مربوط به فاز ولتاژ شبکه در همان لحظه است و بنابراین ولتاژی که با این زاویه به شبکه تزریق می‌شود، همفاز با ولتاژ شبکه در همان لحظه است.

<sup>۱</sup> Minimum Voltage (In Phase) Compensation



شکل ۳-۱۵: جبرانسازی همفاز

فلش ولتاژ باعث کاهش زاویه ولتاژ سیستم نسبت به جریان بار می‌شود. از این رو زاویه ولتاژی که DVR به صورت همفاز با ولتاژ شبکه در هنگام فلش ولتاژ به شبکه تزریق می‌کند نسبت به جریان بار کمتر از حالت جبرانسازی پیش از خطا است. این بدان معنی است که DVR بایستی توان اکتیو بیشتری در این حالت به شبکه تزریق کند. به عبارتی ضریب توان DVR در این حالت به عدد یک نزدیکتر است. در واقع در جبرانسازی حداقل ولتاژ (همفاز) ضریب توان DVR با ضریب توان بار در مدت زمان رخداد فلش ولتاژ یکی خواهد بود. اگر هنگام فلش ولتاژ جهش فازی نداشته باشیم جبرانسازی پیش از خطا و همفاز یکی خواهند بود [۲۵].

### ۳-۲-۲-۳ جبرانسازی حداقل انرژی<sup>۱</sup>


یکی از مشکلات DVR ها، محدودیت انرژی ذخیره در بخش ذخیره ساز انرژی است. اگر در جبرانسازی فلش ولتاژ فقط جبران دامنه ولتاژ مد نظر باشد (به عبارتی بارها به شیفت فاز حساس نباشند) می‌توان زاویه ولتاژ تزریقی را نسبت به جریان بار افزایش داد. به این ترتیب ضریب توان DVR به سمت صفر میل می‌کند و به عبارتی دیگر در این حالت DVR توان اکتیو کمتری به شبکه

<sup>۱</sup> Minimum Energy Compensation





توزیع می کند. اگر بتوان ولتاژ تولید شده را عمود بر جریان بار به شبکه تزریق کرد، در این صورت هیچ توان اکتیوی از DVR به شبکه منتقل نمی شود و DVR جبران دامنه ولتاژ را به کمک تزریق توان راکتیو انجام می دهد. در واقع در این حالت DVR مانند یک خازن عمل می کند. در دیاگرام برداری شکل ۱۶-۳ سطح نشان داده شده با کمان دایره ای به شعاع  $V_L$ ، سطح ولتاژ نامی شبکه و  $V_S$  ولتاژ شبکه حین رخداد فلش ولتاژ است.



شکل ۱۶-۳ دیاگرام برداری جبران سازی حداقل انرژی

در این شکل همچنین جریان بار و ولتاژ تزریقی توسط DVR نیز آورده شده اند. زاویه  $\delta$  در شکل ۱۶-۳ به کمک رابطه زیر به دست می آید؛

$$\delta = \varphi - \arccos\left(\frac{V_L \cos(\varphi)}{V_S}\right) \quad (۲۵-۳)$$

شرط صحت رابطه فوق این است که؛

$$V_L \cos(\varphi) \leq V_S \quad (۲۶-۳)$$


اگر شرط گفته شده برقرار باشد، یک بردار  $V_{DVR}$  وجود دارد که دامنه ولتاژ شبکه را تحت شرایط فلش ولتاژ به مقدار نامی باز می گرداند و این در حالی است که هیچ توان اکتیوی از DVR به شبکه تزریق نمی شود. تحت شرایط جبران سازی حداقل انرژی، بخش عمده توان اکتیو بار از شبکه تأمین می شود و DVR بیشتر توان راکتیو بار را تأمین می کند. بنابراین اگر شبکه تحت شرایط فلش




ولتاژ قادر باشد توان اکتیو بار را تأمین کند در این صورت DVR می‌تواند با تزریق ولتاژی عمود بر جریان بار تنها با تزریق توان راکتیو به شبکه فلش ولتاژ را جبران کند. از شرط ۳-۲۷ نیز می‌توان این موضوع را به طور دقیق تر بررسی کرد؛

$$I_L V_L \cos(\varphi) \leq V_s I_L \quad (27-3)$$

این رابطه نیز نشان می‌دهد که توان اکتیو بار بایستی از مقدار  $V_s I_L$  کمتر باشد تا اینکه جبران‌سازی حداقل انرژی بطور کامل انجام شود و ولتاژ با دامنه  $V_s$  را به مقدار نامی  $V_L$  بازگرداند. بهر حال جبران‌سازی حداقل انرژی نه تنها باعث افزایش فاز ولتاژ شبکه در مدت رخداد فلش ولتاژ شبکه می‌شود بلکه باعث افزایش دامنه ولتاژ تزریقی نیز می‌شود. در شکل ۳-۱۷ دیاگرام برداری تزریق ولتاژ با زوایای مختلف را نشان داده شده است. و شکل ۳-۱۸ نمودار توان اکتیو تزریقی بر حسب دامنه ولتاژ تزریقی را نشان می‌دهد [۳۰]، [۲۹].



شکل ۳-۱۷: دیاگرام برداری حالت‌های تزریق ولتاژ



شکل ۳-۱۸: نمودار توان ولتاژ تزریقی بر حسب توان تزریقی [۲۵]

### ۳-۲-۳ محدودیتها در کنترل DVR

#### ۳-۲-۳-۱ محدودیت در ولتاژ تزریقی

اولین محدودیتی که در ساختار هر بازگرداننده دینامیکی ولتاژی وجود دارد، محدودیت ولتاژ تزریقی است. افزایش سطح ولتاژ تزریقی باعث افزایش هزینه ساخت و بهره برداری DVR می‌شود که در نتیجه استفاده از این وسیله به لحاظ اقتصادی مقرون به صرفه نخواهد بود. از طرفی DVR برای جبران افت ولتاژهای ناشی از فلش ولتاژ طراحی شده است و نه برای جبران قطعی کوتاه مدت. در عمل اکثر DVRهای طراحی و ساخته شده قادرند تا ۵۰٪ افت ولتاژ را جبران‌سازی کنند. برای آنکه بتوان افت ولتاژهای بزرگتر را جبران کرد بایستی به نوعی با تزریق کوچکترین ولتاژ، افت ولتاژ ناشی از فلش ولتاژ را جبران کرد. چاره این کار استفاده از استراتژی کنترلی حداقل ولتاژ (همفاز) است [۲۷].



### ۲-۳-۲-۳ محدودیت در توان تزریقی


همانطور که قبلاً توضیح داده شد، فلش ولتاژ باعث کاهش زاویه شبکه نسبت به جریان شبکه می‌شود. از این رو اگر از استراتژی همفاز برای جبران ولتاژ استفاده شود اگر چه دامنه ولتاژ تزریقی کاهش می‌یابد اما توان اکتیو تزریقی توسط DVR افزایش می‌یابد. از طرفی برخلاف منابع تغذیه قطع ناشدنی، DVRها طراحی می‌شوند تا فقط با جبران بخشی از توان بار، ولتاژ آن را در سطح نامی نگه دارند. پس برای آنکه از لحاظ اقتصادی مقرون به صرفه باشند، مقادیر توان نامی المانهای DVR (ترانسفورماتور تزریق، اینورتر و ...) کسری از توان بار در نظر گرفته می‌شوند. برای آنکه افت ولتاژهای بزرگ را بتوان با تزریق کمترین توان اکتیو جبران کرد بایستی زاویه ولتاژ تزریقی و جریان بار را افزایش داد [۲۷].

### ۳-۳-۲-۳ محدودیت در انرژی ذخیره شده

انرژی لازم برای جبرانسازی افت ولتاژ ناشی از فلش ولتاژ، از بخش ذخیره‌ساز انرژی یک DVR که یک منبع ولتاژ DC است تأمین می‌شود. این بخش می‌تواند یک مجموعه باتری قابل شارژ یا یک بانک خازنی باشد. طبعاً افزایش ظرفیت بخش ذخیره‌ساز انرژی کمک می‌کند تا DVR بتواند فلشهای ولتاژ طولانی‌تری را جبران کند. اما از طرفی افزایش ظرفیت بخش ذخیره‌ساز انرژی برابر است با افزایش هزینه ساخت و بهره برداری از DVR. بنابراین بایستی در جبران فلش‌های ولتاژ طولانی و با ظرفیت بخش ذخیره‌ساز انرژی محدود، ولتاژ تزریقی را با استراتژی مناسب (دامنه و فاز مطلوب) به شبکه تزریق کرد تا انرژی بخش ذخیره‌ساز انرژی به سرعت کاهش نیابد زیرا کاهش انرژی ذخیره

شده در بخش ذخیره‌ساز انرژی باعث کاهش سطح ولتاژ این بخش می‌شود که خود موجب اختلال در

ولتاژ تزریقی می‌شود. در شکل ۳-۱۹ محدودیتهای ذکر شده نشان داده شده‌اند [۲۷].



شکل ۳-۱۹: محدودیتهای یک DVR در جبرانسازی ولتاژ

### ۳-۳ روشهای کلیدزنی اینورتر

اندازه و کیفیت ولتاژ خروجی اینورتر بستگی به روش کلید زنی اینورتر دارد. پرکاربردترین

روشهای کلید زنی عبارتند از؛

- ۱- روش مقایسه مستقیم یا باند هیستریزس<sup>۱</sup>
- ۲- روش مدولاسیون پهنای پالس سینوسی<sup>۲</sup> SPWM
- ۳- روش مدولاسیون فضای برداری<sup>۳</sup> SVM

<sup>۱</sup> Hysteresis Band

<sup>۲</sup> Sinusoidal Pulse Width Modulation


<sup>۳</sup> Space Vector Modulation



### ۳-۳-۱ روش باند هیستریزیس

در این روش ابتدا شکل موج مرجع (که معمولا جریان است) به کمک استراتژی کنترلی محاسبه می‌شود، سپس این مقدار مرجع در هر لحظه با شکل موج خروجی اینورتر در هر فاز مقایسه می‌شود سپس سوئیچهای اینورتر به گونه‌ای روشن و خاموش می‌شوند که اختلاف این دو شکل موج در یک محدوده (باند هیستریزیس) قرار گیرد. شکل ۳-۲۰ سیگنال مرجع و خروجی را در این روش نشان می‌دهد. از مزایای این روش سادگی پیاده سازی آن است. علاوه بر آن با توجه به اینکه سیگنال مورد نظر از مقایسه لحظه به لحظه خروجی با مقدار مرجع تولید می‌شود، این روش تا حدودی می‌تواند مزایای کنترل پسخور را نیز به همراه داشته باشد. از معایب این روش می‌توان به فرکانس کلید زنی متغیر اشاره کرد در واقع در جاهایی از شکل موج مرجع که تغییرات کم است فرکانس کلید زنی کاهش می‌یابد و بالعکس در جاهایی که تغییرات شکل موج مرجع زیاد است فرکانس کلید زنی افزایش می‌یابد. در این حالت نمی‌توان هارمونیکهای ناشی از کلید زنی را به کمک یک فیلتر به خوبی حذف کرد که البته این عیب با به کار گیری مدولاسیون باند هیستریزیس با پهنای باند دینامیک<sup>۱</sup> قابل رفع شدن است. در این حالت پهنای باند هیستریزیس در جاهایی که تغییرات سیگنال زیاد می‌شود عریض تر می‌شود و بالعکس در زمانهایی که تغییرات سیگنال کم می‌شود پهنای باند کاهش می‌یابد تا در نهایت فرکانس کلیدزنی ثابتی را در خروجی داشته باشیم. این روش بیشتر در فیلترهای فعال قدرت کاربرد دارد که در آنها شکل موج مرجع از جنس جریان است و شامل چندین هارمونیک می‌شود [۲].

<sup>۱</sup> Dynamic Hysteresis Band




شکل ۳-۲: مدولاسیون باند هیستریزس

### ۲-۳-۳ روش مدولاسیون پهنای پالس سینوسی SPWM

در این روش فرمان کلیدزنی از مقایسه یک موج مرجع سینوسی با یک موج مثلثی تولید می-شود. فرکانس ولتاژ خروجی برابر با فرکانس موج مرجع و فرکانس کلید زنی برابر با فرکانس موج مثلثی خواهد بود. این روش در شکل ۳-۲۱ نشان داده شده است. مزیت این روش سادگی در پیاده سازی آن است اما محدودیت در نسبت تبدیل عیب اصلی آن به شمار می-رود، چرا که اگر اندیس مدولاسیون بیش از ۰/۵ شود میزان هارمونیکها در ولتاژ خروجی افزایش می-یابد. به این ترتیب برای

تولید خروجی بزرگتر بایستی ولتاژ بخش DC را افزایش داد [۲].



شکل ۳-۲۱: مدولاسیون پهنای پالس سینوسی




## ۳-۳-۳ مدولاسیون فضای برداری SVM

این روش بر اساس حالت‌های ممکن سوئیچ‌های یک مبدل طرح ریزی شده است. در ادامه چگونگی تحقق این روش برای یک اینورتر سه فاز با شش سوئیچ در دو حالت مداری پل سه فاز ساده سه سیمه و پل سه فاز ساده شامل سیم چهارم توضیح داده شده است.

## ۱-۳-۳-۳ اینورتر پل سه فاز ساده سه سیمه

با توجه به اینکه در اینورتر سه فاز شکل ۲۲-۳ نایستی در یک پایه دو سوئیچ به طور همزمان روشن یا خاموش باشند، هشت حالت ممکن برای وضعیت سوئیچ‌ها وجود خواهد داشت.



شکل ۲۲-۳: اینورتر سه فاز نیم پل

این وضعیت‌ها همراه با ولتاژ خروجی در جدول ۱-۳ آورده شده‌اند. به کمک تبدیل خطی  $\alpha\beta$  می‌توان ولتاژهای سه فاز را به یک دستگاه مختصات دو بعدی ثابت نگاشت داد. ماتریس انتقال این تبدیل است که در ادامه آورده شده است.

$$\begin{bmatrix} V_{s\alpha} \\ V_{s\beta} \end{bmatrix} = \frac{3}{2} \begin{bmatrix} 1 & -\frac{1}{2} & -\frac{1}{2} \\ 0 & \frac{\sqrt{3}}{2} & -\frac{\sqrt{3}}{2} \end{bmatrix} \begin{bmatrix} V_{sa} \\ V_{sb} \\ V_{sc} \end{bmatrix} \quad (28-3)$$





در این حالت بردار مرجع ( $V_{ref}$ ) با سرعت زاویه‌ای  $\omega$  (برابر با فرکانس زاویه‌ای شبکه) و در جهت عکس عقربه‌های ساعت (جهت توالی مثبت ولتاژ) در صفحه  $\alpha\beta$  می‌چرخد. اندازه ولتاژهای  $V_\alpha$  و  $V_\beta$  در هر لحظه مقدار لحظه‌ای ولتاژهای سه فاز را (به کمک تبدیل معکوس) نتیجه می‌دهند. نگاشت وضعیتهای مختلف سوئیچها در صفحه  $\alpha\beta$ ، شش بردار غیر صفر و دو بردار صفر حاصل می‌کند.

جدول ۳-۱: بردارها و ولتاژها در اینورتر نیم پل سه سیمه


بردارهای مربوطه	وضعیت سوئیچها			ولتاژهای فاز			ولتاژهای خط		
	a	b	c	$V_{an}$	$V_{bn}$	$V_{cn}$	$V_{ab}$	$V_{bc}$	$V_{ca}$
$V_0$	0	0	0	0	0	0	0	0	0
$V_1$	1	0	0	$2/3$	$-1/3$	$-1/3$	1	0	-1
$V_2$	1	1	0	$1/3$	$1/3$	$-2/3$	0	1	-1
$V_3$	0	1	0	$-1/3$	$2/3$	$-1/3$	-1	1	0
$V_4$	0	1	1	$-2/3$	$1/3$	$1/3$	-1	0	1
$V_5$	0	0	1	$-1/3$	$-1/3$	$2/3$	0	-1	1
$V_6$	1	0	1	$1/3$	$-2/3$	$1/3$	1	-1	0
$V_7$	1	1	1	0	0	0	0	0	0

شکل ۳-۲۳ وضعیت بردارها را در صفحه  $\alpha\beta$  نشان می‌دهد. مقادیر  $V_\alpha$  و  $V_\beta$  این بردارها نیز در همین شکل نوشته شده است. این ترتیب صفحه  $\alpha\beta$  به شش ناحیه (سکتور<sup>۱</sup>) تقسیم می‌شود. در هر لحظه بردار ولتاژ مرجع در یکی از این نواحی قرار می‌گیرد. تصویر بردار مرجع روی بردارهای مرز یک ناحیه مشخص می‌کند که برای ایجاد ولتاژ مرجع در یک لحظه مشخص هر کدام از بردارهای پایه روی مرز ناحیه چه کسری از مدت زمان کلید زنی بایستی فعال شوند. اگر  $V^1$  و  $V^2$  به ترتیب بردارهای شروع و پایان سکتور اول باشند به کمک روابط آورده شده می‌توان زمان روشن بودن

<sup>۱</sup> Sector



هرکدام را در مدت زمان تناوب کلیدزنی در طول مدتی که بردار مرجع در سکتور اول قرار دارد مشخص کرد. روابط را برای بدست آوردن زمان فعال شدن بردارهای دیگر سکتورها نیز می توان تعمیم داد.



شکل ۲-۲۳: وضعیت بردارها در صفحه  $\alpha\beta$

بنابراین اگر  $V_{cmd}$  اندازه ولتاژ مرجع در مختصات  $\alpha\beta$  در هر لحظه باشد، به زبان ریاضی می توان گفت؛

$$V_{cmd} = \frac{1}{T_s} \left[ \int_0^{t_1} V^1 dt + \int_{t_1}^{t_2} V^2 dt + \int_{t_2}^{T_s} V^0 dt \right] \quad (29-3)$$

و در نتیجه می توان نوشت؛

$$V^1 \Delta t_1 + V^2 \Delta t_2 + V^0 \Delta t_0 = V_{cmd} T_s \quad (30-3)$$

$$\Delta t_1 + \Delta t_2 + \Delta t_0 = T_s \quad (31-3)$$

$\Delta t_0$  مدت زمان باقیمانده از پرود کلیدزنی است که در طول این مدت بایستی یکی از بردارهای صفر

$V^y$  یا  $V^x$  فعال شوند. فرم ماتریسی روابط فوق به صورت زیر خواهد بود؛

$$\begin{bmatrix} V^1 & V^2 & V^0 \\ 1 & 1 & 1 \end{bmatrix} \begin{bmatrix} \Delta t_1 \\ \Delta t_2 \\ \Delta t_0 \end{bmatrix} = \begin{bmatrix} V_{cmd} \\ 1 \end{bmatrix} T_s \quad (32-3)$$



و بنابراین؛

$$M = \begin{bmatrix} V^1 & V^2 & V^0 \\ 1 & 1 & 1 \end{bmatrix}^{-1} \Rightarrow \begin{bmatrix} \Delta t_1 \\ \Delta t_2 \\ \Delta t_0 \end{bmatrix} = M \begin{bmatrix} V_\alpha \\ V_\beta \\ 1 \end{bmatrix} T_s \quad (33-3)$$

اگر  $n$  شماره سکتور باشد آنگاه بردارهای شروع و پایان هر سکتور را می‌توان به کمک بردار تعمیم

داده شده  $V^n$  بدست آورد؛

$$V^n = \begin{bmatrix} \frac{2}{3} \cos(n-1) \frac{\pi}{3} \\ \frac{2}{3} \sin(n-1) \frac{\pi}{3} \end{bmatrix} \quad V^0 = \begin{bmatrix} 0 \\ 0 \end{bmatrix}$$

و به کمک رابطه ۳-۳۳ زمان روشن بودن هر بردار در سکتور  $n$  به صورت زیر بدست می‌آید؛

$$\Delta t_1 = \frac{\sqrt{3}T_s}{V_{dc}} \left[ \sin\left(\frac{n\pi}{3}\right)V_\alpha - \cos\left(\frac{n\pi}{3}\right)V_\beta \right] \quad (34-3)$$

$$\Delta t_2 = \frac{\sqrt{3}T_s}{V_{dc}} \left[ -\sin\left(\frac{(n-1)\pi}{3}\right)V_\alpha + \cos\left(\frac{(n-1)\pi}{3}\right)V_\beta \right] \quad (35-3)$$

$$\Delta t_0 = T_s - \Delta t_1 - \Delta t_2 \quad (36-3)$$

ترتیب روشن شدن سوئیچها را توالی کلید زنی مشخص می‌کند. در جدول ۳-۲ دو توالی برای روشن

شدن سوئیچها در زمانی که بردار مرجع در یکی از سکتورها قرار دارد آورده شده است. توالی متقارن

برای داشتن ولتاژ خروجی با کمترین هارمونیک و THD پایین و توالی دوم برای داشتن کمترین

میزان کموتاسیون و در نتیجه تلفات کلیدزنی کم استفاده می‌شوند [۷].

نحوه پیاده سازی این روش به کمک نرم افزار SIMULINK در پیوست پایان نامه آورده شده است.


جدول ۳-۲: توالی کلید زنی برای اینورتر نیم پل سه سیمه

شماره مکتور	دنباله متقارن (TBD پایین)	دنباله کم تلفات
$S_1$	$V^0-V^1-V^2-V^7-V^2-V^1-V^0$	$V^1-V^2-V^7-V^2-V^1$
$S_2$	$V^0-V^3-V^2-V^7-V^2-V^3-V^0$	$V^2-V^3-V^0-V^3-V^2$
$S_3$	$V^0-V^3-V^4-V^7-V^4-V^3-V^0$	$V^3-V^4-V^7-V^4-V^3$
$S_4$	$V^0-V^5-V^4-V^7-V^4-V^5-V^0$	$V^4-V^5-V^0-V^5-V^4$
$S_5$	$V^0-V^5-V^6-V^7-V^6-V^5-V^0$	$V^5-V^6-V^7-V^6-V^5$
$S_6$	$V^0-V^1-V^6-V^7-V^6-V^1-V^0$	$V^6-V^1-V^0-V^1-V^6$

### ۳-۳-۳ اینورتر پل سه فاز با سیم چهارم

برای ایجاد ولتاژهای سه فاز نامتعادل، با در نظر گرفتن ولتاژ توالی صفر، نمی‌توان از اینورتر سه سیمه استفاده کرد. در این حالت احتیاج به یک اینورتر با چهارسیم مانند شکل ۳-۲۴ است. البته در این ساختار نیز کنترلی روی سیم چهارم وجود ندارد اما می‌توان با کنترل زمان روشن بودن بردارهای صفر تا حد قابل قبولی توالی صفر ولتاژ را نیز در خروجی تولید کرد. مشابه قسمت قبل، هشت حالت ممکن برای وضعیت سوئیچها وجود دارد که در جدول ۳-۳ آورده شده‌اند.

به کمک ماتریس تبدیل  $T_{\alpha\beta}$ ، ولتاژهای سه فاز به فضای  $\alpha\beta$  نگاشته می‌شوند.



شکل ۳-۲۴: اینورتر نیم پل چهار سیمه

در جدول ۳-۳ بردارهای متناظر با هشت وضعیت سوئیچها، در فضای  $\alpha\beta$  نیز آورده شده است.



جدول ۳-۳: بردارهای متناظر با وضعیت سوئیچها در اینورتر نیم پل چهارسیمه

$S_1$	$S_2$	$S_3$	$v'_{ao}$	$v'_{bo}$	$v'_{ab}$	$[0 \ \alpha \ \beta]^T$	Vector
0	0	0	-1/2	-1/2	-1/2	$[-\sqrt{3}/2 \ 0 \ 0]$	$v^0$
1	0	0	1/2	-1/2	-1/2	$[-\sqrt{3}/6 \ \sqrt{2}/6 \ 0]$	$v^1$
1	1	0	1/2	-1/2	1/2	$[\sqrt{3}/6 \ 1/\sqrt{6} \ \sqrt{2}/2]$	$v^2$
0	1	0	1/2	-1/2	-1/2	$[-\sqrt{3}/6 \ -1/\sqrt{6} \ \sqrt{2}/2]$	$v^3$
0	1	1	1/2	1/2	-1/2	$[\sqrt{3}/6 \ -2/\sqrt{6} \ 0]$	$v^4$
0	0	1	-1/2	1/2	-1/2	$[-\sqrt{3}/6 \ -1/\sqrt{6} \ -\sqrt{2}/2]$	$v^5$
1	0	1	-1/2	1/2	1/2	$[\sqrt{3}/6 \ 1/\sqrt{6} \ -\sqrt{2}/2]$	$v^6$
1	1	1	1/2	1/2	1/2	$[\sqrt{3}/2 \ 0 \ 0]$	$v^7$

$$\begin{bmatrix} V_0 \\ V_{sa} \\ V_{sb} \end{bmatrix} = \frac{3}{2} \begin{bmatrix} \frac{1}{\sqrt{2}} & \frac{1}{\sqrt{2}} & \frac{1}{\sqrt{2}} \\ 1 & -\frac{1}{2} & -\frac{1}{2} \\ 1 & \frac{\sqrt{3}}{2} & -\frac{\sqrt{3}}{2} \end{bmatrix} \begin{bmatrix} V_{sa} \\ V_{sb} \\ V_{sc} \end{bmatrix} \quad (37-3)$$

مشابه قسمت قبل برای زمانی که بردار مرجع در سکتور اول قرار دارد می توان گفت:

$$V^1 \Delta t_1 + V^2 \Delta t_2 + V^0 \Delta t_0 + V^7 \Delta t_7 = V_{cmd} T_s \quad (38-3)$$

$$\Delta t_1 + \Delta t_2 + \Delta t_0 + \Delta t_7 = T_s \quad (39-3)$$

معادله ماتریسی روابط فوق به صورت زیر خواهد بود:

$$\begin{bmatrix} V^1 & V^2 & V^0 & V^7 \\ 1 & 1 & 1 & 1 \end{bmatrix} \begin{bmatrix} \Delta t_1 \\ \Delta t_2 \\ \Delta t_0 \\ \Delta t_7 \end{bmatrix} = \begin{bmatrix} V_{ref} \\ 1 \end{bmatrix} T_s \quad (40-3)$$

بنابراین زمان روشن بودن بردارها در سکتور اول مشابه حالت قبل به کمک رابطه ۳-۴۱ بدست می آید.

$$M = \begin{bmatrix} V^1 & V^2 & V^0 & V^7 \\ 1 & 1 & 1 & 1 \end{bmatrix} \Rightarrow \begin{bmatrix} \Delta t_1 \\ \Delta t_2 \\ \Delta t_0 \\ \Delta t_7 \end{bmatrix} = M \begin{bmatrix} V_0 \\ V_a \\ V_b \\ 1 \end{bmatrix} T_s \quad (41-3)$$



اگر  $n$  شماره سکتور باشد آنگاه بردارهای شروع و پایان یک سکتور را می‌توان به کمک بردار  $V^n$


محاسبه کرد و به این ترتیب؛

$$V^n = \begin{bmatrix} \frac{\sqrt{2}}{6} \cos n\pi \\ \frac{2}{3} \cos(n-1)\frac{\pi}{3} \\ \frac{2}{3} \sin(n-1)\frac{\pi}{3} \end{bmatrix} \quad (13-2)$$

بازه زمانی روشن بودن هر کدام از بردارهای یک سکتور برای مدت زمانی که بردار مرجع در آن

سکتور قرار دارد، محاسبه شده و در پیوست آورده شده است و بالاخره توالی سوئیچینگ پیشنهادی

برای این حالت نیز توالی متقارن است [۱۷].



فصل چهارم

طراحی

DVR

پیشنهادی



## مقدمه

در این فصل ابتدا جزئیات مربوط به طراحی سخت افزار دو DVR با ترکیبهای؛ الف) اینورتر سه فاز و یکسوساز معمولی و ب) اینورتر سه فاز و یکسوساز افزایشده، آورده شده است. در ادامه نکات مربوط به طراحی بخشهای سه ساختار کنترلی DVR آورده شده است. این ساختارها عبارتند از؛ ساختار کنترل پیشخور و کلیدزنی به روش SVM، ساختار کنترل پیشخور و کلیدزنی به روش SVM و ساختار کنترلی مبتنی بر کلیدزنی به روش باند هیستریزس.

### ۱-۴ سخت افزارهای طراحی شده برای DVR

#### ۱-۱-۴ ترکیب اینورتر سه فاز و یکسوساز سه فاز معمولی

این ساختار شامل یک اینورتر پل سه فاز با سیم چهارم و یک یکسوساز دیودی سه فاز در ورودی است. این ساختاری است که برای بسیاری از DVRها پیشنهاد شده است و در این پایان نامه به منظور پیاده سازی و مقایسه روشهای کنترلی و همچنین برای مقایسه عملکردی با ساختار پیشنهادی آورده شده است.

#### ۱-۱-۱-۴ بخش ذخیره ساز انرژی

بخش ذخیره ساز انرژی از دو بانک خازنی به ظرفیت  $10 \text{ mF}$  تشکیل شده است که به صورت سری با یکدیگر قرار گرفته اند. بخش ذخیره ساز انرژی به کمک یک یکسوساز دیودی سه فاز و از طریق شبکه انرژی خورد را بدست می آورد. یکسوساز دیودی به واسطه یک ترانسفوماتور موازی به





شبکه وصل شده است. نسبت تبدیل ترانسفورماتور ۲ به ۱ و اتصال آن به صورت ستاره-ستاره است. مشخصات این ترانسفورماتور در جدول ۳-۴ آورده شده است. حداکثر ولتاژ بخش DC در حالتی که توانی از آن دریافت نشود برابر با ۲۶۰ ولت (فصل دوم) است.

#### ۲-۱-۱-۴ ترانسفورماتور تزریق و فیلتر خروجی

بخش مبدل DC به AC یک اینورتر پل سه فاز معمولی است. برای آنکه DVR توانایی جبران مؤلفه توانی صفر ولتاژ را نیز تاحد امکان داشته باشد، یک سیم چهارم که به سر وسط بخش DC (بخش ذخیره ساز انرژی) وصل شده است، به عنوان مسیری برای عبور جریان توانی صفر استفاده شده است. بخش تزریق توان از سه ترانسفورماتور تک فاز مجزا تشکیل شده است که اتصال ثانویه آنها به صورت ستاره باز (به طور سری با بار) و اتصال اولیه آنها به صورت ستاره است. سیم چهارم اینورتر سه فاز به نقطه اتصال مشترک ترانسفورماتورهای تزریق در سمت اولیه (سمت DVR) وصل شده است تا مسیر عبور جریان توانی صفر بسته شود. نسبت تبدیل این ترانسفورماتور ۲ به ۱ است و مشخصات آن در جدول ۱-۴ داده شده است.

برای آنکه ولتاژ بار در زمانی که فلش ولتاژ رخ نداده است تحت تأثیر امپدانس سری ترانسفورماتور قرار نگیرد، سمت اولیه این ترانسفورماتورها به کمک یک سوئیچ اتصال کوتاه می‌شود. زمانی که فلش ولتاژ رخ دهد این سوئیچها باز شده و DVR وارد مدار می‌شود.

بخش فیلتر DVR از نوع فیلتر سمت خط است. یک خازن در این حالت با طرف ثانویه هر کدام از ترانسفورماتورها موازی شده است. در طرف اولیه ترانسفورماتورهای تزریق نیز یک سلف و مقاومت



سری کوچک برای میرا کردن نوسانات گذرای ناشی از فیلتر، قرار داده شده است. بر اساس روابط آورد

شده در مرجع [۱۴] اندازه خازن در بدترین حالت بایستی نامساوی زیر بر آورده کند؛

$$C_L \geq \frac{2}{(n\omega_0)^2 L_{Ti}}$$

$$n = 5 \quad \omega_0 = 100\pi \quad L_{Ti} = 0.008H \quad \text{که در آن}$$


با انتخاب  $C = 100 \mu F$  می توان به هدف مطلوب رسید.

جدول ۴-۱: مشخصات ترانسفورماتورهای سری و موازی


	ولتاژ فاز اولیه	ولتاژ فاز ثانویه	KVA	R	L
ترانسفورماتور موازی	۲۲۰V	۱۱۰V	۱۰	۰/۰۰۲pu	۰/۰۰۵pu
ترانسفورماتور تزریق	۱۱۰V	۲۲۰V	۱۰	۰/۰۰۰۵pu	۰/۰۰۲pu

#### ۴-۱-۲ ترکیب اینورتر سه فاز و یکسوساز افزایشنده سه فاز

بسیاری از باز گرداننده‌های دینامیکی ولتاژ بخش ذخیره ساز انرژی خورد را به کمک یک یکسوساز و از طریق همان فیدری که در آن نصب شده‌اند، تأمین می‌کنند. ولتاژ بخش DC در این ترکیب‌ها علاوه بر آنکه دارای ریپل است، تحت تأثیر افت دامنه ولتاژ خط ناشی از فلش ولتاژ قرار می‌گیرد و به سرعت کاهش می‌یابد. مشکل دیگر این یکسوسازها شکل موج جریانی است که حین شارژ کردن بخش ذخیره ساز انرژی از شبکه دریافت می‌کنند. شکل ۴-۱ جریان یکی از فازهای ورودی یکسوساز را نشان می‌دهد. در شکل ۴-۲ طیف هارمونیک و THD این جریان نشان داده شده است. همانطور که مشاهده می‌شود این جریان شامل هارمونیکهای زیادی می‌شود.




شکل ۴-۱: جریان ورودی یکسوساز سه فاز



شکل ۴-۲: طیف هارمونیک جریان ورودی یکسوساز سه فاز

به کمک یک یکسوساز افزایشده که شامل یک یکسوساز و یک مبدل DC به DC افزایشده می- باشد، می توان ولتاژ خروجی را در یک مقدار ثابت (حتی برگتر از سطح ولتاژ شبکه) تنظیم کرد در عین حال می توان جریان ورودی را به فرم سینوسی نزدیک تر ساخت. ساختار کلی این روش در شکل ۳-۴ نشان داده شده است. مبدل افزایشده به گونه ای طراحی شده است که در همه حالات در وضعیت جریان گسسته کار کند. به این ترتیب مدل دینامیکی آن از مرتبه اول خواهد بود و به کمک یک کنترل کننده PID ساده می توان خروجی را در مقداری ثابت تنظیم کرد ضمن آنکه شکل موج جریان ورودی نیز بهبود داده می شود. ولتاژ خروجی (بخش ذخیره ساز انرژی) تحت بدترین شرایط نیز

بایستی در مقدار ۴۰۰ ولت ثابت بماند ضمن آنکه فرکانس کلیدزنی کنترل کننده این مبدل افزایش یافته برابر ۵۰۰۰ Hz است.



شکل ۴-۳: شمای کلی سیستم طراحی شده

دامنه ولتاژ ورودی یکسوساز در بدترین شرایط = ۱۳۰ ولت

حداکثر توان اکتیو تزریقی توسط DVR = ۴۰۰۰ وات

بنابراین طبق روابطی که در پیوست آورده شده است می توان گفت؛

نسبت تبدیل ولتاژ مبدل افزایشنده در حالت گسسته نیز به کمک رابطه زیر محاسبه می شود؛

$$M = \frac{1 + \sqrt{1 + 4R/R_e}}{2} \quad (1-4)$$

در بدترین حالت نسبت تبدیل تقریباً برابر ۳ خواهد بود. بنابراین می توان مقاومت ورودی مبدل

افزاینده را تحت این شرایط به کمک رابطه (۱-۴) بدست آورد.

$$R = \frac{400^2}{4000} = 40\Omega \quad \text{مقاومت معادل بار در بدترین حالت برابر است با:}$$

$$R_e = 6.66\Omega \quad \text{بنابراین؛}$$

به کمک شرط عملکرد در حالت گسسته می توان اندازه سلف ورودی یکسوساز را طراحی کرد.



$$R_s > \frac{2L}{T_s(1-V_M/V)} \Rightarrow L < \frac{4.2 * (1-260/400)}{2 * 5000} \Rightarrow L = 50 \mu H$$

به کمک این مقدار می توان پارامترهای مدل مرتبه اول را با استفاده از روابطی که در پیوست آورده شده است، محاسبه کرد. طراحی PID برای این مدل مرتبه اول ساده است اما بایستی ضرایب PID به گونه‌ای تنظیم شوند که در هر شرایطی و به سرعت بتواند ولتاژ بخش DC را در مقدار ۴۰۰ ولت ثابت نگه دارد. تخمین اولیه ضرایب PID به کمک مدل مرتبه اول سیستم و به شیوه سعی و خطا بوده است. این ضرایب در جدول ۴-۲ آورده شده‌اند.

جدول ۴-۲: ضرایب کنترل کننده PID یکسوساز افزایشنده


	K <sub>P</sub>	T <sub>I</sub>	T <sub>D</sub>
ضرایب PID	۰/۵	۰/۲۵	۰/۰۰۵

به کمک یک فیلتر EMI می توان ریپل فرکانس بالای جریان ورودی را کاهش داده و آن را از حالت گسسته به صورت پیوسته تبدیل کرد. این فیلتر یک فیلتر RLC پایین گذر است که مقدار سلف و خازن آن در جدول ۴-۳ آورده شده است.


جدول ۴-۳: پارامترهای فیلتر EMI

	R	L	C
پارامترهای فیلتر EMI	۰/۰۵	۵ uH	۱۰۰ uF


شکل ۴-۴ جریان کشیده شده از شبکه در شرایطی که بار ۲KW در خروجی یکسوساز قرار دارد، را نشان می‌دهد. و در شکل ۴-۵ طیف هارمونیک آن همراه با THD آن نشان داده شده است ضمن آنکه ولتاژ خروجی نیز همانطور که در شکل ۴-۶ نشان داده شده است در نهایت به مقدار ۴۰۰ ولت رسیده است. سایر بخشهای این ساختار مانند DVR طراحی شده در قسمت قبل است. بخش کنترل این DVR نیز به صورت ساختار کنترل پیشخور و کلیدزنی به روش SVM است.



شکل ۴-۴: شکل موج جریان ورودی پس از قرار دادن فیلتر EMI



شکل ۴-۵: طیف هارمونیکی جریان ورودی یکسوساز افزایشده بعد پس از قرار دادن فیلتر EMI



شکل ۴-۶: ولتاژ خروجی یکسوساز افزایشده




## ۲-۴ طراحی بخش کنترل


### ۱-۲-۴ ساختار کنترل پیشخور و کلیدزنی به روش SVM

#### ۱-۱-۲-۴ SVM کلیدزنی به روش SVM


در فصل دوم محاسبات زمانی مربوط به دو حالت SVM برای اینورتر پل سه فاز سه سیمه و SVM برای اینورتر پل سه فاز با سیم چهارم انجام شد. در طراحی این بخش فرکانس کلیدزنی برابر  $5000\text{Hz}$  و ولتاژ بخش DC برابر  $200$  ولت در نظر گرفته شده است. در محاسبات مربوط به اینورتر پل سه فاز با سیم چهارم بایستی زمان فعال بودن یکی از بردارهای صفر را نیز برای کنترل نسبی مؤلفه صفر ولتاژ، محاسبه کرد که این مسئله کمی الگوریتم برنامه را پیچیده تر می‌سازد اما با ملاحظه طیف فرکانسی ولتاژ خروجی اینورتر در این دو حالت مشاهده می‌شود که الگوریتم مربوط به اینورتر پل سه فاز با سیم چهارم وضعیت بهتری در میزان هارمونیکهای خروجی نسبت به الگوریتم مربوط به اینورتر سه سیمه دارد. البته این ساختار نمی‌تواند توالی صفر ولتاژ را به طور کامل حذف کند اما این امکان را فراهم می‌آورد تا یک اینورتر سه فاز با حداقل تعداد سوئیچ بتواند تا حد قابل قبولی مؤلفه توالی صفر ولتاژ را نیز تولید کند. شکل ۴-۷ طیف فرکانسی ولتاژ خروجی اینورتر با الگوریتم کلیدزنی SVM مربوط به اینورتر سه سیمه و شکل ۴-۸ طیف فرکانسی ولتاژ خروجی اینورتر با الگوریتم کلیدزنی SVM مربوط به اینورتر پل سه فاز با سیم چهارم را نشان می‌دهد. شکل ۴-۹ نیز یک نمونه ولتاژ خروجی نامتعادل فیلتر شده که به کمک اینورتر پل سه فاز با سیم چهارم تولید شده است را نشان می‌دهد.



شکل ۴-۷: طیف هارمونیکي ولتاژ توليد شده به کمک الگوريتم کلید زنی اینورتر سه سیمه



شکل ۴-۸: طیف هارمونیکي ولتاژ توليد شده به کمک الگوريتم کلید زنی اینورتر چهارسیمه



شکل ۴-۹: یک نمونه ولتاژ نامتعادل توليد شده به کمک الگوريتم SVM چهارسیمه





## ۴-۲-۱-۲ طراحی بخش شناسایی و تشخیص فلش ولتاژ

در این پایان نامه شناسایی فلش ولتاژ به کمک یک حلقه فاز قفل شده انجام می‌شود. اما برای مقایسه نتایج حاصل از شبیه سازی روشهای تجزیه به مؤلفه متقارن نیز که در فصل سوم توضیح داده شدند، در اینجا آورده شده‌اند.

## الف ( حلقه فاز قفل شده نرم افزاری


همانطور که در فصل سوم توضیح داده شد، دینامیک SPLL به کمک یک کنترل کننده که می‌تواند یک PI یا یک جبرانساز پیشفاز - پسفاز باشد، تعیین می‌شود. اگر در جبرانسازی فلش ولتاژ هدف جبران دامنه و فاز ولتاژ باشد، می‌توان با کند کردن دینامیک SPLL از تغییرات ناگهانی زاویه فاز سیستم جلوگیری کرد و به این ترتیب فاز سیستم در طول جبرانسازی تقریباً بدون تغییر باقی می‌ماند و اگر هدف کاهش اندازه ولتاژ تزریقی به خط (استراتژی حداقل ولتاژ) باشد می‌توان با سریع کردن دینامیک SPLL به این منظور دست یافت. در این پایان نامه به کمک یک کنترل کننده PI تنظیم می‌شود که دینامیک آن سریع باشد. ضمناً برای مقایسه یک کنترل کننده PI برای حالت دینامیک حلقه کند نیز شبیه سازی شده است. ضرایب کنترل کننده PI برای دینامیک حلقه سریع و دینامیک حلقه کند در جدول ۴-۴ آورده شده است.

جدول ۴-۴: ضرایب PI برای حلقه کنترل SPLL

	$K_p$	$T_I$
SPLL با دینامیک کند	۲۰	۰/۵
SPLL با دینامیک سریع	۱۰۰	۰/۰۵



از آنجا که دینامیک حلقه PLL سریع انتخاب شده است، استراتژی جبرانسازی فلش ولتاژ از نوع همفاز (حداقل ولتاژ) خواهد بود. شکل ۴-۱۰ عملکرد یک SPLL با دینامیک کند را در تشخیص خطای سه فاز نشان می‌دهد. شکل ۴-۱۱ نیز خروجی یک SPLL با دینامیک سریع را برای یک خطای دوفاز به زمین نشان می‌دهد. که در آن بردارهای d و q خروجی SPLL برای خطاهای نامتعادل نوسانی هستند. این موضوع در شکل ۴-۱۱ نشان داده شده است.



شکل ۴-۱۱: خروجی یک SPLL سریع

شکل ۴-۱۰: خروجی یک SPLL کند


### ب) شناسایی به روش تجزیه مؤلفه‌های متقارن

دو روش کلی برای بدست آوردن توالی‌های مثبت و منفی ولتاژهای سه فاز وجود دارد که در فصل سوم توضیح داده شدند. در روش اول به کمک تأخیر یک چهارم سیکل در فاز ولتاژ اندازه‌گیری شده و با استفاده از تبدیل  $\beta\alpha$ ، مؤلفه‌های d و q توالی‌های مثبت و منفی ولتاژهای سه فاز محاسبه




می‌شوند. شکل ۴-۱۲ نتایج بدست آمده به کمک این روش را برای یک خطای تکفاز به زمین نشان می‌دهد. همانطور که در شکل مشاهده می‌شود این روش حداقل به اندازه یک چهارم سیکل زمان نیاز دارد تا بتواند اندازه صحیح مؤلفه‌های مثبت و منفی را نتیجه دهد.

در روش دوم به کمک الگوریتم حداقل مربعات بازگشتی، مؤلفه‌های توالی مثبت و منفی ولتاژهای سه فاز به طور مستقیم محاسبه می‌شوند. این روش از سرعت بیشتری نسبت به روش حذف سیگنال تأخیری (DSC) برخوردار است ولی دارای حجم محاسبات بیشتر و میزان فراجاهش زیاد در خروجی نیز است. شکل ۴-۱۳ مؤلفه‌های توالی‌های مثبت و منفی ولتاژهای سه فاز را برای یک خطای دوفاز نشان می‌دهد.



شکل ۴-۱۳: مؤلفه‌های توالی‌های مثبت و منفی ولتاژهای سه فاز محاسبه شده به روش DSC



شکل ۴-۱۳: مؤلفه‌های توالی‌های مثبت و منفی ولتاژهای سه فاز محاسبه شده به روش RLS

#### ۲-۲-۴ ساختار کنترل پسخور و کلیدزنی به روش SVM

در این ساختار کنترلی به جای نمونه برداری از ولتاژ در نقطه اتصال مشترک فیدرها (قبل از ترانسفورماتور تزریق)، از ولتاژ بعد از ترانسفورماتور تزریق (ولتاژ جبران شده در سمت بار) نمونه برداری می‌شود. به کمک یک حلقه فاز قفل شده مشابه آنچه برای ساختار قبل طراحی شده است، ولتاژهای نمونه برداری شده به دستگاه مختصات گردان dq نگاشت داده می‌شوند سپس با مقادیر مرجع ( $d=380$  و  $q=0$ ) مقایسه شده و اندازه ولتاژ تزریقی در هر لحظه محاسبه می‌شود. اگر همین اختلاف ولتاژ به کمک اینورتر تولید و به خط تزریق شود، پس از مدتی ولتاژ جبران شده در مقادیری خیلی کمتر از مقدار نامی به حالت ماندگار می‌رسد. این خطا ناشی از این است که سیستم مورد نظر از نوع صفر است و پاسخ خروجی سیستم حلقه بسته به ورودی پله دارای خطای حالت ماندگار خواهد بود. برای رفع این مشکل و همچنین افزایش سرعت سیستم حلقه بسته از دو کنترل کننده PID برای



صفر کردن خطای مؤلفه های  $d$  و  $q$  استفاده شده است. در واقع اختلاف ولتاژ مورد نیاز برای جبران سازی در مختصات  $dq$  پس از عبور از کنترل کننده PID مجدداً به سیستم سه فاز برگردانده می شود.

طراحی کنترل کننده PID برای کنترل سیستم با تخمین مدل درجه اول سیستم از روی پاسخ خروجی سیستم به ورودی پله و به صورت سعی و خطا انجام گرفته است. به این ترتیب که پس از اعمال یک تغییر پله در مؤلفه  $d$  و مؤلفه  $q$  ولتاژ اعمالی به بخش کنترل اینورتر، تغییرات مؤلفه های  $d$  و  $q$  خروجی سیستم (ولتاژ سمت بار) ثبت شده و از روی آن یک مدل مرتبه اول برای سیستم در نظر گرفته شده است. به کمک این مدل مرتبه اول مقادیری برای ضرایب کنترل کننده PID بدست می آید که در ادامه شبیه سازی ها با اعمال تغییراتی این مقادیر به گونه ای تنظیم شدند که پاسخ خروجی سیستم بهتر شود و از طرفی در مقابل تغییرات گوناگون در ولتاژ خط این کنترل کننده مقاوم بوده و بتواند عملکرد رضایت بخشی را به اجرا گذارد. تغییر ضرایب PID برای رسیدن به پاسخی بهتر و مقاوم تر با سعی و خطا صورت گرفته است. ضرایب کنترل کننده PID برای بهترین حالت جبران سازی مؤلفه های  $d$  و  $q$  ولتاژ در جدول ۴-۵ آورده شده اند. بخش کلیدزنی اینورتر نیز مانند حالت قبل به صورت الگوریتم کلیدزنی فضای برداری برای اینورتر پل سه فاز با سیم چهارم است.


جدول ۴-۵: ضرایب PID برای جبران مؤلفه های  $d$  و  $q$  ولتاژ بار در ساختار کنترل پسخور

	$K_P$	$T_I$	$T_D$
کنترل کننده مؤلفه $d$	۲۵۰	۰/۰۰۰۵	۰/۵
کنترل کننده مؤلفه $q$	۱۵۰	۰/۰۵	۰/۲




### ۳-۲-۴ ساختار کنترلی مبتنی بر کلیدزنی به روش باند هیستریزیس

در پیاده سازی این روش ولتاژ مرجع با ولتاژ خروجی فیلتر شده اینورتر در هر فاز مقایسه می شود و به این ترتیب فرمان سوئیچها به گونه ای صادر می شود تا اختلاف ولتاژ تولیدی و ولتاژ مرجع همواره در یک محدوده (باند هیستریزیس) قرار گیرد. در این ساختار کنترلی زاویه فاز ولتاژ شبکه در نقطه PCC (قبل از DVR) در هر لحظه اندازه گیری می شود. این کار به کمک یک حلقه فاز قفل شده مشابه آنچه در ساختارهای قبل طراحی و به کار گرفته شده است، صورت می پذیرد. مقادیر مؤلفه های d و q ولتاژ در حالت نامی به ترتیب برابر با ۳۸۰ و ۰ ولت می باشند. به کمک زاویه فاز بدست آمده توسط PLL می توان ولتاژ مرجع (که همان ولتاژ نامی است) را تولید کرد و اینورتر در هر لحظه ولتاژی را به خط تزریق می کند که مجموع آن با ولتاژ قبل از DVR برابر با مقدار ولتاژ مرجع در همان لحظه می شود. شمای این ساختار کنترلی در شکل ۴-۱۴ نشان داده شده است. ساختار بخش تولید فرمانهای کلیدزنی نیز در شکل ۴-۱۵ نشان داده شده است.



شکل ۴-۱۴: بخش تولید ولتاژ مرجع در ساختار کنترل مبتنی بر باند هیستریزیس


**Hysteresis Band DVR Voltage Controller**


شکل ۴-۱۵: بخش تولید فرمانهای کلیدزنی در مدولاسیون باند هیستریزس


شبه سازی‌ها برای دو محدوده متفاوت انجام شده است. شکل ۴-۱۶ طیف فرکانسی مربوط به خروجی اینورتر را برای باند هیستریزس  $\pm 0.1$  نشان می‌دهد. در این حالت فرکانس کلید زنی مقدار متوسطی در حدود ۴KHz دارد ضمن این که دامنه موج اصلی مورد نظر (۵۰Hz) بسیار کمتر از دامنه هارمونیک ۴KHz است.

اگر پهنای باند هیستریزس را به مقدار  $\pm 0.01$  کاهش دهیم شکل بهتر خواهد شد. ولی فرکانس کلید زنی افزایش یافته و به مقدار ۵KHz می‌رسد. همچنین با توجه به طیف فرکانسی بدست آمده از خروجی اینورتر (شکل ۴-۱۷) مشاهده می‌شود که دامنه موج اصلی از سایر هارمونیکها بزرگتر می‌شود.


این روش برای هر دو نوع اینورتر پل سه فاز سه سیمه و پل سه فاز با سیم چهارم، قابل پیاده سازی است. شکل ۴-۱۸ یک نمونه ولتاژ نامتعادل فیلتر شده در خروجی یک اینورتر پل سه فاز با سیم چهارم، که به کمک این روش تولید شده است را نشان می‌دهد.



شکل ۴-۱۶: طیف هارمونیک ولتاژ تولید شده به کمک باند هیستریزس  $HB=0.01$



شکل ۴-۱۷: طیف هارمونیک ولتاژ تولید شده به کمک باند هیستریزس  $HB=0.001$



شکل ۴-۱۸: یک نمونه ولتاژ نامتعادل فیلتر شده خروجی توسط روش باند هیستریزس



DVR

فصل پنجم

شبه سازی



## ۱-۵ نتایج شبیه سازی روشهای کنترل ساختار DVR و یکسوساز سه فاز

ساختاری که در این قسمت برای DVR در نظر گرفته شده است، شامل یک یکسوساز سه فاز و یک اینورتر می باشد. در واقع یکسوساز سه فاز تأمین انرژی بخش ذخیره ساز انرژی را بر عهده دارد. به کمک یک ترانسفورماتور موازی با نسبت تبدیل ۲:۱، یکسوساز با شبکه در ارتباط است. سیستم قدرت مورد نظر از یک منبع ۲۰KV تغذیه می شود که به وسیله یک ترانسفورماتور سه فاز با اتصال ستاره به ستاره دو فیدر ۳۸۰ ولت را تغذیه می کند. هر دو فیدر باری یکسان دارند. در یکی از فیدرها یک خطای اتصال کوتاه بصورت متقارن یا نامتقارن ایجاد می شود که می تواند شامل توالی صفر ولتاژ و یا بدون آن باشد. (زیرا شبکه چهار سیمه فرض شده است.) شمای سیستم شبیه سازی شده و داده های مربوط به شبکه در پیوست آورده شده است. در هر قسمت شبیه سازیها برای دو حالت مختلف انجام شده است. حالت اول خطای سه فاز متقارن که افت ولتاژی تا حد  $V_{pp} 100$  (فلش ولتاژ ۳۰٪) را ایجاد می کند و حالت دوم خطای نامتقارن دو فاز به زمین که موجب افزایش دامنه ولتاژ یکی از فازها و کاهش دامنه ولتاژ دو فاز دیگر می شود. (هدف نمایش توانایی مدار DVR در جبران برآمدگی ولتاژ می باشد.) در هر قسمت ولتاژ بخش DC و همچنین شکل موج جریان کشیده شده از شبکه توسط یکسوساز و توان اکتیو و راکتیو تزریقی به خط توسط DVR نیز برای بررسی بهتر مسئله و مقایسه بین روشهای مختلف کنترل آورده شده است. جبران سازی یک فلش ولتاژ سه فاز متقارن ۵۰٪ توسط هر کدام از روشهای کنترلی و ساختارهای معرفی شده نیز ارائه شده است.



## ۱-۱-۵ ساختار DVR و یکسوساز سه فاز معمولی (کنترل پیشخور و مدولاسیون (SVM

در این قسمت ساختار یک DVR همراه با یک یکسوساز معمولی شبیه سازی و ارائه شده است. الگوی کلید زنی اینورتر براساس مدولاسیون فضای برداری انتخاب شده و به کمک استراتژی کنترل پیشخور میزان اختلاف ولتاژ مورد نیاز برای جبران فلش ولتاژ محاسبه شده است. همانطور که قبلاً توضیح داده شده است، از معایب استراتژی کنترل پیشخور این است که تغییراتی که در اثر بخشهای DVR مانند بخش فیلتر و بخش ذخیره ساز انرژی در ولتاژ تزریقی ایجاد می‌شود، از دید این استراتژی کنترلی پنهان می‌ماند. بنابراین برای جبران افت دامنه ناشی از فیلتر بایستی خروجی بخش کنترل را قبل از آنکه به بخش مدولاسیون وارد شود، در معکوس بهره حالت ماندگار تابع تبدیل فیلتر (عدد ۱/۲) ضرب کرد. ساختار فیلتر طراحی شده به گونه‌ای است که اختلاف فازی ناچیز در ولتاژ تزریقی ایجاد می‌کند که قابل چشم پوشی است. به این ترتیب اختلاف فاز و اختلاف دامنه ناشی از فیلتر در خروجی ظاهر نخواهند شد. اما بخش DC از یک بانک خازنی تشکیل شده است، و چنانچه توانی از آن کشیده شود ولتاژ آن افت می‌کند و این در حالی است که یکسوساز نیز در شرایط فلش ولتاژ نمی‌تواند ولتاژ DC را در مقدار قبلی نگه دارد و در اثر فلش‌های ولتاژ بزرگ این ساختار قادر نخواهد بود که افت ولتاژ ناشی از فلش ولتاژ را جبران کند.


شکل ۱-۵ چگونگی جبران‌سازی یک فلش ولتاژ ۳۰٪ سه فاز را به کمک این ساختار نشان می‌دهد. همانطور که در شکل دیده می‌شود دامنه ولتاژ تزریقی با کاهش ولتاژ خازن کاهش یافته و به همین دلیل دامنه ولتاژ جبران سازی شده نیز به سطح مورد نظر نمی‌رسد که در شکل ۲-۵ نشان داده




شده است. همانطور که در شکل دیده می‌شود، ولتاژ خازن با وقوع فلش ولتاژ و شروع جبران سازی توسط DVR به سرعت کاهش می‌یابد و به سطحی می‌رسد که توان ورودی به بخش DC و توان تزریقی با یکدیگر برابر شوند. در این حالت جریان کشیده شده از شبکه توسط یکسوساز نیز افزایش می‌یابد که شکل موج جریان فازهای a و b در شکل ۲-۵ برای نمونه نشان داده شده است.

در شکل ۳-۵ توان اکتیو و راکتیو تزریقی به خط توسط DVR نشان داده شده است. در این حالت از آنجا که ولتاژ تزریقی با استراتژی هم فاز به خط تزریقی می‌شود، ضریب توان DVR و بار یکی خواهد بود و در نتیجه توان اکتیو نیز همراه با توان راکتیو برای جبران افت ولتاژ ناشی از فلش، به خط تزریق می‌شود.


شکل ۴-۵ چگونگی جبران یک فلش ولتاژ نامتقارن دو فاز به زمین را توسط این ساختار نشان می‌دهد. همانطور که در شکل نشان داده شده است در اثر این خطا دامنه ولتاژ یکی از فازها (فاز a) افزایش یافته و دو فاز دیگر هر دو به یک اندازه کم شده‌اند. در این حالت DVR برای کاهش اضافه ولتاژ فاز a و افزایش دامنه دو فاز دیگر ولتاژی را به شبکه تزریق می‌کند. که در نهایت ولتاژ جبران شده در مقدار نامی تنظیم خواهد شد. تغییرات کوچکی که در دامنه ولتاژ جبران شده وجود دارد در نتیجه مؤلفه توالی صفر است که به طور کامل جبران نشده است. اما بهر حال این ساختار توانسته تا حد قابل قبولی عدم تعادل در ولتاژ شبکه را با وجود مؤلفه توالی صفر جبران کند.



شکل ۵-۱: جبران سازی فلش ولتاژ ۳۰٪ توسط ساختار اول، روش کلیدزنی SVM و کنترل پیشخور




شکل ۵-۲: جریان فازهای A و B و ولتاژ بخش DC در حالت اول




شکل ۵-۳: توان اکتیو و راکتیو تزریقی به خط توسط DVR در حالت اول

شکل ۵-۵ جریانه‌های خطوط a و b و ولتاژ بخش DC را در جبران‌سازی فلش ولتاژ نامتقارن با وجود مؤلفه توانی صفر نشان می‌دهد. همانطور که در شکل دیده می‌شود، ولتاژ بخش DC در این حالت یک ریپل  $100\text{Hz}$  دارد (معادل فرکانس جریان یکسو شده یکی از خطوط) از آنجا که دامنه جریانه‌های فاز a و b ورودی به یکسوساز یکسان می‌باشند، می‌توان دریافت که این ریپل ولتاژ ناشی جریانی است که از طرف اینورتر به سمت بخش ذخیره ساز انرژی جاری می‌شود. در واقع ولتاژی که DVR به فاز a تزریق می‌کند با  $180^\circ$  درجه اختلاف فاز به شبکه تزریق می‌شود و در نتیجه DVR از طریق این فاز از خط توان دریافت می‌کند که اثر آن روی ولتاژ بخش ذخیره‌ساز انرژی مشاهده می‌شود.


در ادامه یک نمونه جبران‌سازی فلش ولتاژ سه فاز  $50\%$  (شکل ۵-۶) توسط این ساختار DVR و با روش کنترلی گفته شده نیز آورده شده است. به دلیل افت بیش از اندازه ولتاژ بخش DC و عدم توانایی یکسوساز در تأمین ولتاژ این بخش، جبران‌سازی ولتاژ نیز به طور کامل انجام نشده است.



شکل ۴-۵: جبران سازی فلش ولتاژ نامتعادل همراه با توالی صفر به کمک ساختار اول و کلیدزنی SVM



شکل ۵-۵: جریان فازهای a و b و ولتاژ بخش DC در جبران سازی فلش ولتاژ نامتعادل به کمک ساختار اول و کلیدزنی SVM



شکل ۵-۶: جبران سازی فلش ولتاژ ۵۰٪ توسط ساختار اول و مدولاسیون SVM و کنترل پیشخور

### ۲-۱-۵ ساختار DVR و یکسوساز سه فاز معمولی (کنترل پیشخور و مدولاسیون SVM)


در این قسمت برای مقایسه و همچنین برای رفع معایب ساختار کنترل پیشخور از ساختار کنترل پیشخور برای کنترل DVR و جبران سازی فلش ولتاژ استفاده شده است. شکل ۵-۷ یک نمونه جبران سازی فلش ولتاژ سه فاز متقارن را به کمک این روش نشان می دهد. اگرچه در این قسمت نیز افت ولتاژ بخش DC وجود دارد اما تأثیر در ولتاژ تزریقی خروجی ظاهر نشده است حتی در طول مدت زمانی که طول می کشد تا ولتاژ خازن از مقدار اولیه ۲۶۰ ولت به کمترین مقدار خود یعنی در حد ۱۵۰ ولت برسد. شکل ۵-۸ جریان فازهای a و b و ولتاژ بخش DC را در این حالت نشان می دهد.






تغییرات مؤلفه های  $d$  و  $q$  ولتاژ بار در شکل ۵-۹ نشان داده شده است. همان طور که مشاهده می شود پس از آنکه فلش ولتاژ رخ می دهد بخش کنترل DVR ولتاژ افت کرده را مجدداً به مقدار قبلی برمی گرداند. نوساناتی که در دامنه مؤلفه  $d$  وجود دارد به دلیل ناپایداری سیستم نیست بلکه به دلیل افت ولتاژ بخش DC ریپل ولتاژ این بخش به بخش کنترل منتقل شده است. تغییرات توان اکتیو و راکتیو تزریقی به خط توسط DVR در این حالت نیز در شکل ۵-۱۰ نشان داده شده است. شکل ۵-۱۱ توانایی این ساختار کنترلی را در جبران افت ولتاژ نامتقارن دو فاز به یکدیگر نشان می دهد. بار مورد نظر زمین نشده است و بنابراین جریان توالی صفر در شبکه جاری نمی شود. همانطور که مشاهده می شود جبران سازی دامنه ولتاژ به طور کامل انجام می شود چرا که افت ولتاژ بخش DC در این حالت زیاد نیست. شکل ۵-۱۲ این موضوع را بهتر نشان می دهد. ریپل ولتاژی که در این حالت نیز در بخش DC دیده می شود مشابه حالت قبل به دلیل توانی است که اینورتر در این حالت از خط دریافت می کند و به بخش ذخیره ساز انرژی انتقال می دهد.


ریپل ولتاژ بخش DC به طور مستقیم مؤلفه های  $d$  و  $q$  را نیز تحت تأثیر قرار می دهد. این موضوع در شکل ۵-۱۳ به وضوح نشان داده شده است. اما با این حال همانطور که مشاهده می شود اثری از این ریپل ولتاژ در خروجی جبران شده دیده نمی شود. اعوجاجی که در شکل ولتاژ تزریقی در این حالت دیده می شود به این دلیل است که در بخش شناسایی خطا از تکنیک SPL استفاده شده است. اگر از روش تجزیه مؤلفه های متقارن استفاده شود، شکل موج ولتاژ تزریقی بهتر خواهد شد.




شکل ۵-۷: جبران سازی فلش ولتاژ ۳۰٪ توسط ساختار اول و کنترل پسخور



شکل ۵-۸: جریان ورودی یکسوساز و ولتاژ بخش DC در جبران سازی فلش ۳۰٪ به کمک ساختار اول و کنترل پسخور




شکل ۵-۹: تغییرات مؤلفه‌های  $d$  و  $q$  تحت جبران‌سازی فلش ولتاژ متقارن ۳۰٪




شکل ۵-۱۰: توان اکتیو و راکتیو تزریقی به خط در جبران‌سازی فلش ولتاژ ۳۰٪ به کمک ساختار اول و کنترل پسخور


در پایان نیز یک نمونه جبران‌سازی فلش ولتاژ ۵۰٪ نیز به کمک ساختار معرفی شده و روش کنترل پسخور برای مقایسه با ساختارهای پیشین آورده شده است. همانطور که در شکل ۵-۱۴ دیده می‌شود، این ساختار با کنترل پسخور نیز در جبران‌سازی این فلش ولتاژ ناتوان است اگر چه در اینجا در طول مدت زمانی که ولتاژ خازن افت می‌کند دامنه ولتاژ را در حد نامی نگه می‌دارد.




شکل ۵-۱۱: جبران سازی فلش ولتاژ نا متقارن توسط ساختار اول و روش کنترل پسخور



شکل ۵-۱۲: جریان ورودی یکسوساز و ولتاژ بخش DC در جبران سازی فلش ولتاژ متقارن به کمک کنترل پسخور



شکل ۵-۱۳: تغییرات مؤلفه های  $d$  و  $q$  تحت شرایط جبران سازی فلش ولتاژ نامتقارن



شکل ۵-۱۴: جبران سازی فلش ولتاژ ۵۰٪ توسط ساختار کنترل پسخور



### ۳-۱-۵ ساختار DVR و یکسوساز سه فاز معمولی (کنترل پیشخور و مدولاسیون باند هیستریزیس)

ساختار سخت افزار DVR مانند بخشهای قبل است. در بخش کنترل نیز پهنای باند هیستریزیس برابر  $0/001$  در نظر گرفته شده است. به کمک این باند هیستریزیس همانطور که در بخش طراحی نشان داده شد فرکانس کلیدزنی تقریباً برابر با  $5 \text{ KHz}$  خواهد شد. در واقع در این استراتژی کنترلی به گونه ای از تکنیک پیشخور نیز بهره گرفته شده است و به این ترتیب می تواند خواص پیشخور را نیز داشته باشد علاوه بر آنکه مانند استراتژی پیشخور چندان تحت تأثیر دینامیک بار قرار نگیرد. به عنوان مثال در اینجا دیگر لازم نیست برای جبران اختلاف زاویه فاز و افت دامنه ناشی فیلتر DVR تغییری در بخش کنترل لحاظ کنیم و یا حتی تأثیر تغییرات ولتاژ بخش DC نیز در خروجی کم رنگ تر می شود.


شکل ۵-۱۵ جبران سازی یک فلش ولتاژ متقارن سه فاز را به کمک این روش کنترلی و ساختار مذکور نشان می دهد. همانطور که در شکل دیده می شود شرایط فلش ولتاژ مشابه حالت قبل است در این حالت ولتاژ تزریقی از کیفیت مطلوبی برخوردار است همچنین در طول مدتی که ولتاژ بخش DC از مقدار اولیه  $260$  ولت به مقدار  $150$  ولت تنزل پیدا می کند، ولتاژ خروجی دامنه ای ثابت. ولتاژ بخش DC و جریان کشیده شده از خط نیز در این حالت در شکل ۵-۱۶ نشان داده شده اند. تغییرات ولتاژ خازن مشابه حالت قبل است اما مشاهده می شود که جریان کشیده شده از شبکه اندکی نسبت به حالت قبل بیشتر است و این بدان دلیل است که این روش کنترل DVR را مجبور می کند که تا آخرین توان ممکن ولتاژ خروجی را به مقدار نهایی برساند برخلاف روش کلید زنی فضای برداری




که محدودیتی ناشی از الگوریتم کلیدزنی در بطن این روش وجود دارد که ولتاژ خروجی را تا اندازه‌ای (محدود به دامنه ولتاژ بخش DC) افزایش می‌دهد. توان اکتیو و راکتیو تزریقی به خط توسط DVR نیز مانند حالت قبل در شکل ۵-۱۷ نشان داده شده‌اند.

یک نمونه فلش ولتاژ نامتقارن از نوع دو فاز به زمین مشابه حالت قبل در شکل ۵-۱۸ نشان داده شده است که با اعمال روش کنترلی باند هیستریزس روی ساختار ترکیبی مذکور این فلش ولتاژ نیز به خوبی جبران شده است. تغییرات ولتاژ بخش DC طی جبران سازی این فلش ولتاژ نامتقارن نیز در این حالت همانطور که در شکل ۵-۱۹ نشان داده شده است، مشابه حالت قبل با یک ریپل  $100\text{ Hz}$  همراه است. اما در این حالت ریپل ولتاژ نسبت به حالت قبل تغییرات نرمتری دارد. شکل موج جریان فاز a و b در ورودی یکسوساز نیز در این حالت کمی متفاوت با حالت قبل است.

در آخر نیز مانند حالت قبل یک نمونه جبران سازی فلش ولتاژ متقارن ۵۰٪ (شکل ۵-۲۰) در این حالت نیز به دلیل افت بیش از اندازه در ولتاژ بخش DC روش کنترلی و ساختار موجود نمی‌تواند این افت ولتاژ را در حالت فلش ولتاژ متقارن ۵۰٪ به خوبی و مانند حالت قبل (فلش ولتاژ ۳۰٪) جبران کند.




شکل ۵-۱۵: جبران سازی فلش ولتاژ ۳۰٪ توسط ساختار اول و کلید زنی به روش باند هیستریزس






شکل ۵-۱۶: جریان ورودی یکسوساز و ولتاژ بخش DC در کنترل با روش کلید زنی باند هیستریزس







شکل ۵-۱۷: توان اکتیو و راکتیو تزریقی به خط در کنترل به کمک کلیدزنی باند هیستریزس



شکل ۵-۱۸: جبران فلش نامتقارن به کمک ساختار اول و کلید زنی به کمک باند هیستریزس



شکل ۵-۱۹: جریان ورودی یکسوساز و ولتاژ بخش DC در کنترل به روش باند هیستریز



شکل ۵-۲۰: یک نمونه جبران سازی فلش ولتاژ ۵۰٪ توسط ساختار اول و کلید زنی به روش باند هیستریز




## ۲-۵ ساختار DVR و یکسوساز سه فاز افزاینده (کنترل پیشخور و مدولاسیون SVM)

ساختار DVR و یکسوساز سه فاز معمولی معرفی شده در بخشهای قبل دو عیب بزرگ داشت که به کمک روشهای کنترلی قابل برطرف شدن نبود. اولین عیب افت ولتاژ ناگهانی و شدید بخش ذخیره ساز انرژی بود که در نتیجه افت ولتاژ در ورودی یکسوساز و همچنین تزریق توان در همان زمان توسط DVR برای جبران فلش ولتاژ، رخ می دهد. این امر باعث عدم توانایی DVR در جبران سازی کامل فلشهای ولتاژ طولانی مدت و با افت زیاد می شود. از طرفی جریان کشیده شده از شبکه توسط یکسوساز دارای هارمونیکهای زیادی است و از THD بالایی برخوردار است. در فصل دوم یکسوسازهای سه فاز قابل کنترل و روشهای تنظیم ولتاژ خروجی و بهبود شکل موج جریان ورودی در آنها به طور کامل توضیح داده شد. در اینجا از یک یکسوساز افزاینده با ترکیب یکسوساز سه فاز معمولی و مبدل افزاینده که در حالت جریان گسسته عمل می کند استفاده شده است. به کمک یک کنترل کننده PID ولتاژ خروجی این یکسوساز افزاینده در مقدار ۴۰۰ ولت ثابت نگه داشته می شود. کنترل کننده بایستی بتواند اندازه ولتاژ بخش DC را حتی تحت شرایط فلش ولتاژ ثابت نگه دارد و از ناپایدار شدن سیستم تحت هر شرایطی جلوگیری کند. از طرفی این کنترل کننده بایستی از سرعت بالایی نیز برخوردار باشد تا اینکه تحت شرایط فلش ولتاژ تغییرات دامنه ولتاژ بخش DC را به سرعت صفر کند. شکل موج جریان ورودی یکسوساز گسسته و همشکل و همفاز با ولتاژ ورودی یکسوساز است که پس از عبور از یک فیلتر EMI هارمونیک مرتبه بالای ناشی از فرکانس کلید زنی حذف شده و در نهایت به صورت پیوسته در سمت خط ظاهر می شود.



شکل ۵-۲۱ جبران سازی یک فلش ولتاژ متقارن سه فاز ۵۰٪ را به کمک استراتژی کنترل

پیشخور و ساختار DVR همراه با یکسوساز افزایشنده نشان می دهد.



شکل ۵-۲۱: جبران سازی فلش ولتاژ ۵۰٪ توسط ساختار جدید


جریانهای فازهای a و b قبل از فیلتر EMI و همچنین قبل از یکسوساز در شکل ۵-۲۲ نشان

داده شده اند. شکل موج جریان کشیده شده از خط در این حالت از میزان هارمونیکهای کمتری نسبت


به حالتی قبل برخوردار است THD اندازه گیری شده جریان فاز a قبل از فیلتر EMI این موضوع را

نشان می دهد (شکل ۵-۲۳). شکل ۵-۲۴ نیز تغییرات ولتاژ بخش DC را نشان می دهد. ولتاژ پس از

یک تغییر دوباره به مقدار ۴۰۰ ولت بر می گردد.



شکل ۵-۲۲: جریانهای ورودی یکسوساز (بالا) و ورودی به فیلتر EMI (پایین)




شکل ۵-۲۳: طیف هارمونیکی جریان کشیده شده از خط توسط یکسوساز

سرعت سیستم را می توان با افزایش بهره تناسبی و کاهش ثابت زمانی انتگرال گیر کنترل

کننده PID ، بیشتر کرد اما مشکلی که وجود دارد این است که دیگر نمی توان این کنترل کننده را




برای افت ولتاژهای بزرگتر مورد استفاده قرار داد. به عبارتی این کنترل کننده که اکنون طراحی شده است از مقاومت بیشتری در برابر تغییرات ولتاژ ورودی و خروجی برخوردار است.



شکل ۵-۲۴: تغییرات ولتاژ بخش DC طی جبران سازی فلش ولتاژ متقارن ۵۰٪ توسط ساختار جدید

توان اکتیو و راکتیو تزریقی شده به خط توسط DVR در این حالت در شکل ۵-۲۵ نشان داده شده است. از آنجا که فلش ولتاژ در این حالت بزرگتر از حالات پیشین در نظر گرفته شده است، توان تزریقی نیز در این حالت بزرگتر از حالات شبیه سازی شده قبل است.




شکل ۵-۲۵: توان اکتیو و راکتیو تزریقی به خط در جبران سازی فلش ولتاژ ۵۰٪ توسط ساختار جدید



در ادامه جبران سازی یک فلش ولتاژ نامتقارن از نوع دوفاز به زمین (مشابه حالت های قبل) توسط

این ساختار در شکل ۵-۲۶ نشان داده شده است. ولتاژ شبکه در این حالت با کمترین اعوجاج جبران شده است.



شکل ۵-۲۶: جبران سازی فلش ولتاژ نامتقارن توسط ساختار جدید


کنترل ولتاژ بخش DC در این حالت کمی پیچیده تر می شود زیرا همانطور که قبلا اشاره شد

در این حالت از سمت اینورتر نیز به بخش DC انرژی جاری می شود و در واقع سیم چهارم (که به


وسط بخش DC وصل شده است) نیز حامل جریان است. در شکل ۵-۲۷ جریان فازهای a و b

ورودی یکسوساز و ورودی فیلتر EMI نشان داده شده اند. شکل ۵-۲۸ ولتاژ بخش DC را در این

حالت نشان می دهد.



شکل ۵-۲۷: جریان ورودی به یکسوساز (بالا) و جریان ورودی به فیلتر EMI (پایین) در جبران سازی فلش ولتاژ نامتقارن



شکل ۵-۲۸: تغییرات ولتاژ بخش DC در جبران سازی فلش ولتاژ نامتقارن توسط ساختار جدید



فصل ششم

D  
VR

نتیجه گیری

و

پیشنهادات



## مقدمه

در این پایان نامه ابتدا به بررسی عملکرد سه ساختار کنترلی اعمال شده روی یک DVR معمولی پرداخته شده است. سخت افزار این DVR معمولی از یک اینورتر پل سه فاز و یک یکسوساز دیودی سه فاز تشکیل شده است. کنترل پیشخور و کنترل پسخور همراه با کلیدزنی به روش SVM و کنترل مبتنی بر کلیدزنی به روش باند هیستریزیس سه ساختار کنترلی هستند که در قسمت اول پایان نامه مورد استفاده قرار گرفته‌اند. در بخش دوم یک سخت افزار متشکل از یک یکسوساز افزایشی و یک اینورتر پل سه فاز برای DVR پیشنهاد شده است. طراحی این سخت افزار به منظور برطرف ساختن معایب ساختار معمولی بوده است. نتایج بدست آمده از شبیه سازی ها را می توان در دو بخش روشهای کنترل و سخت افزارهای DVR ارائه کرد.

## ۱-۶ نتیجه گیری

در مورد روشهای کنترل به کارگرفته شده برای سخت افزار DVR متشکل از اینورتر سه فاز و یکسوساز دیودی سه فاز نتایج بدست آمده به شرح زیر می باشند؛

- روش کنترل پیشخور همراه با کلیدزنی به روش SVM

این شیوه در حالتی که ولتاژ بخش DC ثابت باشد و یا تغییر زیادی نداشته باشد، با دینامیک خوب می‌تواند DVR را برای جبران فلش ولتاژ کنترل کند (جبران سازی فلش ولتاژ ۳۰٪ در شبیه سازی‌ها). اما همانطور که در نتایج بدست آمده شبیه سازی‌ها مشاهده شد عملکرد این روش تحت تأثیر تغییرات ناشی از اجزای DVR (بخش فیلتر و بخش DC) قرار می‌گیرد. زمانی که سطح ولتاژ بخش



DC در طول جبران سازی فلش ولتاژ کاهش می یابد، تغییرات آن مستقیماً در ولتاژ خروجی مشاهده می شود.

- روش کنترل پسخور همراه با کلیدزنی به روش SVM

این روش مشکلات کنترل پیشخور را ندارد. همانطور که در شبیه سازی ها نیز مشاهده شد، حتی در مدتی که ولتاژ بخش DC در حال کاهش یافتن است (در شبیه سازی ها مدت زمانی که ولتاژ خازن از ۲۶۰ به ۱۵۰ کاهش پیدا می کند) ولتاژ خروجی در مقدار ثابتی می ماند. اما در اینجا برای توالی صفر کنترل کننده ای طراحی نشده است و همچنین به دلیل آنکه از روش SPLL برای شناسایی خطا استفاده شده است، مؤلفه های  $d$  و  $q$  در حالتی که نوسانی می شوند (فلش ولتاژ نامتقارن) تحت تأثیر دینامیک کنترل کننده PID قرار می گیرند. این موضوع باعث اولا عدم توانایی این روش طراحی شده در جبران فلشهای ولتاژ با مؤلفه توالی صفر شده و ثانیاً در جبران سازی فلشهای ولتاژ نامتعادل دیگر نیز اندکی اختلال حاصل شود.

- روش کنترل مبتنی بر باند هیستریزس

این روش از آنجا که حالت پسخور دارد مشکلات روش کنترل پیشخور را ندارد. از طرفی مشکلات مربوط به روش کنترل پیشخور و کلیدزنی SVM که ناشی از بخش شناسایی خطا می باشد را نیز ندارد. نتایج بدست آمده از شبیه سازی ها توانایی این روش را جبران انواع فلش ولتاژ تأیید می کنند. از طرفی پیاده سازی این روش بسیار ساده تر از روشهای ارائه شده است. اما این روش نیز مانند روش کنترل پسخور تحت تأثیر دینامیک بار قرار می گیرد و در نتیجه تغییر بار فرکانس کلیدزنی آن اندکی تغییر می کند.



در مقایسه سخت افزارهای ارائه شده نتایج حاصل از شبیه سازی‌ها به شرح زیر می‌باشند؛

- در ساختار پیشنهادی ولتاژ بخش DC در هنگام فلش ولتاژ پس از یک تغییر گذرا مجدداً در مقداری ثابت (در شبیه سازی‌ها ۴۰۰ ولت) تنظیم می‌شود که باعث می‌شود تا عملکرد بخش کنترل دچار اختلال نشود و فلش ولتاژ به خوبی و تا هر مدت زمانی جبران شود.
- از طرفی در ساختار پیشنهادی ولتاژ بخش DC به گونه‌ای کنترل می‌شود که در هنگام جبران سازی فلش ولتاژ جریانی که یکسوساز برای تأمین انرژی از شبکه دریافت می‌کند، نسبت به ساختار قبل از هارمونیک‌های کمتری برخوردار است.

## ۲-۶ پیشنهادات

در مورد ساختار DVR پیشنهادی و با توجه به نتایج بدست آمده از شبیه سازی روشهای کنترل پیشنهادات زیر برای بهبود عملکرد ارائه شده‌اند.

پیشنهاد می‌گردد که در ساختار کنترل پسخور از روشهای شناسایی تجزیه مؤلفه‌های متقارن استفاده شود زیرا نتایج بهتری در پی خواهد داشت و با به کار گیری این ساختار کنترلی برای سخت افزار پیشنهادی دیگر ولتاژ خروجی تحت تأثیر حالت گذرای ولتاژ بخش DC قرار نمی‌گیرد.

همچنین می‌توان روش کنترلی مبتنی بر باند هیستریزیس را نیز در مورد این ساختار به کار گرفت و مجدداً تأثیر تغییرات گذرای ولتاژ بخش DC را در خروجی حذف کرد.

در مورد سخت افزار پیشنهادی نیز می‌توان گفت اگر از یکسوسازهای افزایشنده مانند یکسوسازهای اینورتری (PWM) یا ترکیب یکسوسازهای افزایشنده تکفاز به جای یکسو ساز افزایشنده به کار برده شده



## نتیجه گیری و پیشنهادات

که قابلیت کنترل در مد جریان پیوسته را نیز فراهم می کنند استفاده شود احتمالاً نتایج بدست آمده برای جریان کشیده شده از شبکه و ولتاژ خروجی بهتر خواهد شد.



مراجع

مراجع

- [1] R. C. Dugan, M.F. McGranaghan, H.W. Beaty, Electrical power systems quality, New York: McGraw-hill, 2002.
- [2] Erickson, Robert W. and Dragan Maksimovic, "Fundamentals of Power Electronics", 2nd ed.; Norwell, Mass.: Kluwer Academic, c 2001
- [3] Sannino, M. G. Miller, M. H. J. Bollen, "Overview of voltage sag mitigation", Power Engineering Society Winter Meeting, IEEE , Vol.4 , pp. 2872-2878 2000.
- [4] H. Awad, "Control of static series compensator for mitigation of power quality problems", Ph.D. dissertation, Chalmers University of Technology, G oteborg, Sweden, April 2004.
- [5] M. Bongiorno, "Control of Voltage Source Converters for Voltage Dip Mitigation in Shunt and Series Configurations", Licentiate of Engineering, Chalmers University of Technology, Goteborg, Sweden, November 2004.
- [6] Poh Chiang Loh, D Mahinda Vilathgamuwa, Seng Khai Tang, and Hian Lih Long "Multilevel Dynamic Voltage Restorer" IEEE POWER ELECTRONICS LETTERS, VOL. 2, NO. 4, DECEMBER 2004.
- [7] H. Pinheiro, F. Botterón, C. Rech, L. Schuch, R. F. Camargo, H. L. Hey, H. A. Gründling, J. R. Pinheiro "Space Vector Modulation for Voltage-Source Inverters: A Unified Approach", vol.1, pp 23- 29, IEEE, IECON 2002.
- [8] C. Zhan, V. K. Ramachandaramurthy, C. Fitzler, M.Barnes, N. Jenkins, A.Arulampaliam, S. Kroinlids, "Dynamic Voltage Restorer Based on Voltage Space Vector PWM Control" , IEEE Trans. On Industry Applications, Vol. 37,No. 6, pp.1855-1863, 2001.
- [9] Kaifei Wang, Fang Zhuo, Yandong Li, Xu Yang, Zhaoan Wang " Three-phase Four-wire Dynamic Voltage Restorer Based on a new SVPWM Algorithm" 2004 35th Annual IEEE Power Electronics Specialists Conference, 2004.
- [10] John Godsk Nielsen and Frede Blaabjerg, "A Detailed Comparison of System Topologies for Dynamic Voltage Restorers IEEE TRANSACTIONS ON INDUSTRY APPLICATIONS, VOL. 41, NO. 5, 2005.
- [11] D. Mahinda Vilathgamuwa, H. M. Wijekoon, and S. S. Choi, " Interline Dynamic Voltage Restorer: A Novel and Economical Approach for Multi-line Power Quality Compensation" IEEE TRANSACTIONS ON INDUSTRY APPLICATIONS, VOL. 40, NO. 6, NOV. 2004.



- [12] C. Fitzer, A. Arulampalam, M. Barnes, and R. Zurowski, "Mitigation of saturation in dynamic voltage restorer connection transformers," IEEE Trans. Power Electron., vol. 17, pp. 1058–1066, Nov. 2002.
- [13] B. H. Li, S. S. Choi, D.M. Vilathgamuwa "Transformer less dynamic voltage restorer" Proc.-Generation Transmission. Distribution Vol.149 No. 3 pp.263-273, May 2002.
- [14] S.S. Choi, B. H. Li, D.M. Vilathgamuwa "A Comparative Study of Inverter and Line-Side Filtering Scheme in Dynamic Voltage Restorer", Power Engineering Society Winter Meeting, IEEE Vol. 4, pp.2967-2972, 2000.
- [15] Praveen.J , Bishnu P. , Muni S. Venkateshwarlu , H.V. Makhtal "Review of Dynamic Voltage Restorer for Power Quality Improvement" The 30<sup>th</sup> Annual Conference of IEEE Industrial Electronic Society, Nov.2-6 2004.
- [16] Hengchun Mao, Fred C. Y. Lee, Dushan Boroyevich, Silva Hiti, " Review of High-Performance Three-Phase Power-Factor Correction Circuits" IEEE TRANSACTIONS ON INDUSTRIAL ELECTRONICS, VOL. 44, NO. 4, AUGUST 1997.
- [17] V. Chunkag, F.V.P. Robinson "Interleaved Switching Topology for Three Phase Power Factor Correction" Power Electronics 4th Variable-Speed Drives: Conference Publication No 399, Oct. 1994.
- [18] C. Zhan, C. Fitzer, V. K. Ramachandaramurthy, A. Arulampalam, M.Barnes, and N. Jenkins, "Software phase-locked loop applied to dynamic voltage restorer (DVR)," in Proc. IEEE-PES, pp.1033–1038, 2001
- [19] VK Ramachandaramurthy, C Fitzer, A Arulampalam, C Zhan, M Barnes, N Jenkins "Control of a Battery Supported Dynamic Voltage Restorer" IEE Proc. Generation Transmission and Distribution, Vol.149 No. 5, pp.533-542, Sep2002.
- [20] H. S. Song and K. Nam, "Instantaneous phase-angle estimation algorithm under unbalanced voltage-sag conditions," Proc. IEE—Generation, Transmission, Distribution, vol. 147, no. 6, pp. 409–415, Nov. 2000.
- [21] Chris Fitzer, Mike Barnes, and Peter Green "Voltage Sag Detection Technique for a Dynamic Voltage Restorer" IEEE TRANSACTIONS ON INDUSTRY APPLICATIONS, VOL. 40, NO. 1, JANUARY/FEBRUARY 2004.
- [22] M. El-Habrouk, M.K. Darwish, "Design and implementation of a modified Fourier analysis harmonic current computation technique for power active filters using DSPs", Proc. of Electric Power Applications, Vol. 148, pp. 21 – 28, 2001.
- [23] A. C. Parsons, W. M. Grady, and E. J. Powers, "A wavelet-based procedure for automatically determining the beginning and end of transmission system voltage sags," in Proc. IEEE-PES, vol. 2, pp. 1310–1315, 1999.



- [24] Olivier Poisson, Pascal Rioual, and Michel Meunier "Detection and Measurement of Power Quality Disturbances Using Wavelet Transform" IEEE TRANSACTIONS ON POWER DELIVERY, VOL. 15, NO. 3, JULY 2000.
- [25] I. Etxeberria-Otadui, U. Viscarret, S. Bacha, M. Caballero, and R.Reyero, "Evaluation of different strategies for series voltage sag compensation", Conf. Rec. IEEE, pp. 1797-1802, PESC 2002
- [26] K. Haddad, G. Joos, and S. Chen, "Control algorithms for series voltage regulators in faulted distribution systems," in Proc. IEEE PESC'99, vol.1, pp. 418-423, 1999.
- [27] J. G. Nielsen, F. Blabjerg and N. Mohan, "Control Strategies for Dynamic Voltage Restorer Compensating Voltage Sags with Phase Jump", Proceedings of IEEE Applied Power Electronics Conference (APEC) ,Vol. 2, pp.1267-1273, 2001.
- [28] Hyosung Kim, and Seung-Ki Sul "Compensation Voltage Control in Dynamic Voltage Restorers by Use of Feed Forward and State Feedback Scheme", IEEE TRANSACTIONS ON POWER ELECTRONICS, VOL. 20, NO. 5, Sep 2005.
- [29] S. S. Choi, B. H. Li and D. M. Vilathgamuwa, "Dynamic Voltage Restoration with Minimum Energy Injection" IEEE Trans. On power systems, Vol. 15, No.1, pp.51-57, FEB. 2000.
- [30] D. M. Vilathgamuwa, , A. A. D. R. Perera, and S. S. Choi, "Voltage Sag Compensation With Energy Optimized Dynamic Voltage Restorer", IEEE TRANSACTIONS ON POWER DELIVERY, Vol.18, No. 3, pp 928-936, JULY 2003.



DVR


پیوست

پیوست (۱) شماتیک سیستم شبیه سازی شده


Transmission Line (20 kV):  $R = 0.01 \Omega$ ,  $L = 0.002 \text{ H}$

Transmission Line 1 & 2 (380 V):  $R = 0.001 \Omega$ ,  $L = 0.00025 \text{ H}$


Transformer (20kV / 380 V): Nominal Power = 250 KVA,  $R = 0.002 \text{ pu}$   $L = 0.08 \text{ pu}$



شکل پ-۱: شمای کلی سیستم شبیه سازی شده نهایی



شکل پ-۲: بخش تولید اختلاف ولتاژ مورد نیاز برای جبران سازی



شکل پ-۳: حلقه قفل شده فاز نرم افزاری



## پیوست ۲) پیاده سازی مدولاسیون فضای برداری برای اینورتر چهار سیمه

زمانهای فعال بودن هر یک از بردارهای  $V^1$  و  $V^2$  و  $V^0$  به کمک روابط گفته شده در فصل سوم

به صورت زیر بدست می‌آیند.

$$\Delta t_1 = \frac{\sqrt{3}T_s}{V_{dc}} \left[ \sin\left(\frac{n\pi}{3}\right)V_\alpha - \cos\left(\frac{n\pi}{3}\right)V_\beta \right]$$

$$\Delta t_2 = \frac{\sqrt{3}T_s}{V_{dc}} \left[ -\sin\left(\frac{(n-1)\pi}{3}\right)V_\alpha + \cos\left(\frac{(n-1)\pi}{3}\right)V_\beta \right]$$

$$\Delta t_7 = \frac{V_0 T_s}{2V_{dc}} + \frac{T_s}{2} - \dots$$

$$\frac{2T_s}{\sqrt{3}V_{dc}} \begin{cases} n: \text{even} & \left( 0.5 \sin\left(\frac{n\pi}{3}\right) - \sin\left(\frac{(n-1)\pi}{3}\right) \right) V_\alpha - \left( -0.5 \cos\left(\frac{n\pi}{3}\right) + \cos\left(\frac{(n-1)\pi}{3}\right) \right) V_\beta \\ n: \text{odd} & \left( \sin\left(\frac{n\pi}{3}\right) - 0.5 \sin\left(\frac{(n-1)\pi}{3}\right) \right) V_\alpha - \left( -\cos\left(\frac{n\pi}{3}\right) + 0.5 \cos\left(\frac{(n-1)\pi}{3}\right) \right) V_\beta \end{cases}$$

$$\Delta t_0 = -\frac{V_0 T_s}{2V_{dc}} + \frac{T_s}{2} + \dots$$

$$\frac{2T_s}{\sqrt{3}V_{dc}} \begin{cases} n: \text{even} & \left( -\sin\left(\frac{n\pi}{3}\right) + 0.5 \sin\left(\frac{(n-1)\pi}{3}\right) \right) V_\alpha + \left( \cos\left(\frac{n\pi}{3}\right) - 0.5 \cos\left(\frac{(n-1)\pi}{3}\right) \right) V_\beta \\ n: \text{odd} & \left( -0.5 \sin\left(\frac{n\pi}{3}\right) + \sin\left(\frac{(n-1)\pi}{3}\right) \right) V_\alpha + \left( 0.5 \cos\left(\frac{n\pi}{3}\right) - \cos\left(\frac{(n-1)\pi}{3}\right) \right) V_\beta \end{cases}$$

$$T_7 + T_0 = T_s - T_1 - T_2$$

$$T_7 - T_0 = \frac{V_0}{V_{dc}} T_s + \begin{cases} n: \text{odd} & \frac{T_1}{3} - \frac{T_2}{3} \\ n: \text{even} & -\frac{T_1}{3} + \frac{T_2}{3} \end{cases}$$

بنابراین  $T_7$  از دو رابطه آخر به راحتی استخراج می‌شود.

مدت زمان روشن و خاموش بودن سوئیچها با توجه به سکتوری که بردار ولتاژ مرجع در آن قرار دارد و

به کمک زمانهای بدست آمده از روابط فوق تعیین می‌شود.

جدول ۵-۱ زمان روشن بودن هر یک از سوئیچها را در هر سکتور نشان می‌دهد. زمان خاموش بودن

هر یک از سوئیچها به اندازه اختلاف زمان باقیمانده از دوره تناوب کلید زنی است و هر دو سوئیچ که




روی یک بازوی اینورتر قرار گفته‌اند به طور منطقی عکس یکدیگر عمل می‌کنند. یعنی زمانی که سوئیچ بالایی روشن است، سوئیچ پایینی خاموش است و بالعکس.

شکل ۵-۵ چگونگی پیاده سازی این تکنیک را در محیط SIMULINK نشان می‌دهد.


جدول پ-۱: زمان روشن بودن سوئیچها در هر سکتور

Sector	Upper Switches
1	$S_1=T_1+T_2+T_7$ $S_3=T_2+T_7$ $S_5=T_7$
2	$S_1=T_1+T_7$ $S_3=T_1+T_2+T_7$ $S_5=T_7$
3	$S_1=T_7$ $S_3=T_1+T_2+T_7$ $S_5=T_2+T_7$
4	$S_1=T_7$ $S_3=T_1+T_7$ $S_5=T_1+T_2+T_7$
5	$S_1=T_2+T_7$ $S_3=T_7$ $S_5=T_1+T_2+T_7$
6	$S_1=T_1+T_2+T_7$ $S_1=T_7$ $S_1=T_1+T_7$



شکل پ-۴: پیاده سازی مدولاسیون SVM برای اینورتر چهار سیمه

پیوست ۳) مدل دینامیکی یکسوساز افزایشنده در حالت جریان گسسته



با این فرض که مقدار DC ولتاژ سلف در حالت ماندگار صفر است می توان گفت؛

$$\langle v_L(t) \rangle_{T_s} = d_1 \langle v_g(t) \rangle_{T_s} + d_2 \langle v(t) \rangle_{T_s} + d_3 \cdot 0$$

$$\langle v_L(t) \rangle_{T_s} = d_1(t) \langle v_g(t) \rangle_{T_s} + d_2(t) \langle v(t) \rangle_{T_s} = 0$$


$$d_2(t) = -d_1(t) \frac{\langle v_g(t) \rangle_{T_s}}{\langle v(t) \rangle_{T_s}}$$

و به این ترتیب برای درگاه ورودی داریم؛

$$\langle i_1(t) \rangle_{T_s} = \frac{d_1^2(t) T_s}{2L} \langle v_1(t) \rangle_{T_s}$$

$$\langle i_1(t) \rangle_{T_s} = \frac{\langle v_1(t) \rangle_{T_s}}{R_e(d_1)}$$


$$R_e(d_1) = \frac{2L}{d_1^2 T_s}$$



و برای درگاه دوم (خروجی) می توان گفت؛




$$\langle i_2(t) \rangle_{T_s} = \frac{d_1^2(t) T_s}{2L} \frac{\langle v_1(t) \rangle_{T_s}^2}{\langle v_2(t) \rangle_{T_s}}$$



$$\langle i_2(t) \rangle_{T_s} \langle v_2(t) \rangle_{T_s} = \frac{\langle v_1(t) \rangle_{T_s}^2}{R_e(d_1)} = \langle p(t) \rangle_{T_s}$$

و به این ترتیب مدل مبدل افزایشده در حالت جریان گسسته به صورت زیر خواهد بود؛



نسبت تبدیل ولتاژ در این حالت برای یک بار مقاومتی در خروجی ( $R$ ) به صورت زیر بدست می آید؛

$$M = \frac{1 + \sqrt{1 + 4R/R_e}}{2}$$

به کمک مدل فوق و با استفاده از بسط تیلور (تقریب مرتبه اول) می توان تابع تبدیل ولتاژ خروجی به

تغییرات نرخ روشن بودن سوئیچ ( $G_{vd}$ ) و تابع تبدیل ولتاژ خروجی به تغییرات ولتاژ ورودی ( $G_{vg}$ ) را

به صورت زیر محاسبه کرد.

*control-to-output*  $G_{vd}(s) = \frac{\hat{v}}{\hat{d}} \Big|_{\hat{v}_g=0} = \frac{G_{d0}}{1 + \frac{s}{\omega_p}}$

*line-to-output*  $G_{vg}(s) = \frac{\hat{v}}{\hat{v}_g} \Big|_{\hat{d}=0} = \frac{G_{g0}}{1 + \frac{s}{\omega_p}}$





اگر  $M$  نسبت تبدیل ولتاژ باشد ضرایب توابع تبدیل به صورت زیر بر حسب  $M$  بدست می آیند؛

$$G_{d0} = \frac{2V}{D} \frac{M-1}{2M-1} \quad G_{g0} = M \quad \omega_p = \frac{2M-1}{(M-1)RC}$$

با توجه به نتایج بدست آمده برای مدل مبدل افزایشده در حالت گسسته می توان نتیجه گرفت که اگر شرط زیر برقرار باشد، مبدل همواره در حالت پیوسته عمل می کند.

$$R_e < \frac{2L}{T_s \left(1 - \frac{v_g(t)}{V}\right)}$$

و چنانچه شرط زیر برقرار باشد مبدل در حالت گسسته عمل می کند.

$$R_e > \frac{2L}{T_s \left(1 - \frac{V_M}{V}\right)}$$

بنابراین برای آنکه مبدل در حالت گسسته عمل کند بایستی شرط دوم همواره در بدترین شرایط برقرار باشد.

## **Abstract**

**O**ne of the Active Power Line Conditioner devices on the consumer side, which is used for voltage sag mitigation, is Dynamic Voltage Restorer (DVR). A DVR has three main sections which are; Energy Storage (DC side), DC-AC Inverter and Control System. In this thesis a general description on different parts of a DVR and its control strategies is given. Then a conventional DVR structure consist of a three phase Diode Rectifier and a 6 switches three phase Voltage Source Inverter (VSI), is designed. This structure is controlled by following methods; Feed Forward control and Feedback control along with SVM switching method and a control system based on Hysteresis band switching strategy. The main disadvantages of these hard wares are uncontrollable DC link Voltage and a non-sinusoidal input current drawing from network. In the next step a new DVR hard ware structure consisting a three phase Boost Rectifier and a conventional 6 switches VSI is proposed. The simulation results show that the better voltage sag compensation and drawing almost a sinusoidal current from network are the main advantages of the proposed circuit. It's also shown that switching methods applied to the conventional 6 switches VSI can also compensate the zero sequence component of feeder voltage under voltage sag condition. In all of the simulations the voltage sag is detected using a software phase locked loop (SPLL) and also the voltage compensation strategy is In-Phase one. Simulations are carried out by using MATLAB-SIMULINK software.

**Keywords:** Voltage Sag, Dynamic Voltage Restorer, Space Vector Modulation, Hysteresis Band Switching, Boost Rectifier